HIRAYAMA Takashi 平山貴司

… Alternative Names

平山貴司ヒラヤマタカシ

Less

Researcher Number	30316509
Other IDs
External Links
Affiliation (Current)	2025: 岩手大学, 理工学部, 准教授
Affiliation (based on the past Project Information) *help	2023: 岩手大学, 理工学部, 准教授 2012 – 2014: 岩手大学, 工学部, 講師 2004 – 2005: 岩手大学, 工学部, 講師 2001 – 2002: 岩手大学, 工学部, 講師
Review Section/Research Field	Principal Investigator Computer system/Network / Basic Section 60040:Computer system-related Except Principal Investigator 計算機科学
Keywords	Principal Investigator 可逆論理回路 / AND-EXOR論理式 / 量子コンピュータ / 最小化アルゴリズム / 下界 / トフォリゲート / ESOP / 論理最小化アルゴリズム / AND-EXOR論理回路 / 量子論理回路 … More Except Principal Investigator … More ESOP / EXOR / benchmark / pruning / search / minimization / algorithm / meta-heuristics / 分岐限定法 / 排他的論理和 / 並列処理 / 分枝限定法 / 探索アルゴリズム / 排他的論理論 / メタヒューリスティックス / 計算困難問題 / ベンチマーク / 枝刈り / 探索 / 論理回路最小化 / アルゴリズム / メタヒューリスティクス Less

可逆論理回路合成におけるゲート数最小化の理論的限界に関する研究Principal Investigator
- Principal Investigator
  
  平山貴司
- Project Period (FY)
  2023 – 2027
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Review Section
  
  Basic Section 60040:Computer system-related
- Research Institution
  Iwate University
A new class of expressions for reversible logic synthesis and its minimization algorithmPrincipal Investigator
- Principal Investigator
  
  HIRAYAMA Takashi
- Project Period (FY)
  2012 – 2014
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Research Field
  
  Computer system/Network
- Research Institution
  Iwate University
量子論理及びEXOR論理に基づく論理回路の厳密な最小化に関する研究Principal Investigator
- Principal Investigator
  
  平山貴司
- Project Period (FY)
  2004 – 2005
- Research Category
  
  Grant-in-Aid for Young Scientists (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Iwate University
Automatic Design of Searching Algorithms in Meta-Heuristics
- Principal Investigator
  
  NISHITANI Yasuaki
- Project Period (FY)
  2001 – 2002
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Research Field
  
  計算機科学
- Research Institution
  Iwate University

All 2023 2014 2013 2006 2005 2004 Other

All Journal Article Presentation

[Journal Article] A Lower Bound on the Gate Count of Toffoli-Based Reversible Logic Circuits2014
- Author(s)
  T. Hirayama and H. Sugawara and K. Yamanaka and Y. Nishitani
- Journal Title
  
  IEICE Trans. Inf. & Syst.
  
  Volume: E97.D Issue: 9 Pages: 2253-2261
- DOI
  10.1587/transinf.2013LOP0013
- NAID
  130004685465
- ISSN
  0916-8532, 1745-1361
- Language
  English
- Peer Reviewed / Acknowledgement Compliant
- Data Source
  KAKENHI-PROJECT-24500053
[Journal Article] 二重固定極性リードマラー論理式の簡単化2006
- Author(s)
  梁春青, 平山貴司, 西谷泰昭
- Journal Title
  
  平成17年度第3回情報処理学会東北支部研究会
- Data Source
  KAKENHI-PROJECT-16700044
[Journal Article] Efficient search methods for obtaining exact minimum AND-EXOR expressions2006
- Author(s)
  T.Hirayama, Y.Nishitani
- Journal Title
  
  Proc.of 3rd IEEE International Workshop on Electronic Design, Test and Applications, Kuala Lumpur, Malaysia
  
  Pages: 137-142
- Data Source
  KAKENHI-PROJECT-16700044
[Journal Article] 拡張積項に基づいたESOP簡単化アルゴリズム2005
- Author(s)
  高橋正敏, 平山貴司, 西谷泰昭
- Journal Title
  
  平成16年度第3回情報処理学会東北支部研究会 (資料番号)
- Data Source
  KAKENHI-PROJECT-16700044
[Journal Article] テスト容易なESOP回路とそのテスト集合2005
- Author(s)
  新屋敷修平, 平山貴司, 西谷泰昭
- Journal Title
  
  平成16年度第3回情報処理学会東北支部研究会 (資料番号)
- Data Source
  KAKENHI-PROJECT-16700044
[Journal Article] New three-level boolian expression based on EXOR gates2004
- Author(s)
  R.Ishikawa, T.Hirayama, G.Koda., K.Shimizu
- Journal Title
  
  IEICE Trans.Information and Systems E87-D,5
  
  Pages: 1224-1222
- Data Source
  KAKENHI-PROJECT-16700044
[Presentation] Quick computation of the lower bound on the gate count of Toffoli-based reversible logic circuits2023
- Author(s)
  T. Hirayama, R. Suzuki, K. Yamanaka, and Y. Nishitani
- Organizer
  53rd IEEE International Symposium on Multiple-Valued Logic
- Int'l Joint Research
- Data Source
  KAKENHI-PROJECT-23K11027
[Presentation] Computational complexity of Yugo puzzle2023
- Author(s)
  叶尚弥, 山中克久, 平山貴司
- Organizer
  第22回情報科学技術フォーラム（FIT2023）
- Data Source
  KAKENHI-PROJECT-23K11027
[Presentation] メモリ効率の良い可逆論理回路最小化アルゴリズム2023
- Author(s)
  田中隆晟, 平山貴司, 山中克久
- Organizer
  第46回多値論理フォーラム
- Data Source
  KAKENHI-PROJECT-23K11027
[Presentation] 底辺付き内部極大平面グラフの列挙2014
- Author(s)
  小出淳市, 山中克久, 平山貴司, 西谷泰昭, 今野晃市
- Organizer
  平成26年度第2回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Year and Date
  2014-12-21
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 可逆論理回路におけるToffoliゲート数の下界の改良2014
- Author(s)
  菅原隼人, 平山貴司, 山中克久, 西谷泰昭
- Organizer
  平成26年度第2回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Year and Date
  2014-12-21
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] Swapping Labeled Tokens on Complete Split Graphs2014
- Author(s)
  安井岳, 阿部滉太, 山中克久, 平山貴司
- Organizer
  平成26年度第2回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Year and Date
  2014-12-21
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 最適あみだくじの符号化2014
- Author(s)
  吉田隆宏, 西谷泰昭, 平山貴司, 山中克久
- Organizer
  平成26年度第2回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Year and Date
  2014-12-21
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 可逆論理回路合成のためのAND-EXOR論理式の簡単化アルゴリズム2014
- Author(s)
  松尾亘, 山中克久, 平山貴司, 西谷泰昭
- Organizer
  平成26年度第2回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Year and Date
  2014-12-21
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 可逆論理回路におけるToffoliゲート数の下界とその評価2014
- Author(s)
  平山貴司, 西谷泰昭
- Organizer
  多値論理とその応用研究会技術報告
- Place of Presentation
  鹿児島県文化センター（鹿児島県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] A Lower Bound on the Gate Count of Toffoli-Based Reversible Logic Circuits2013
- Author(s)
  Takashi Hirayama, Tatsuro Murayama, Katsuhisa Yamanaka, and Yasuaki Nishitani
- Organizer
  Reed-Muller Workshop
- Place of Presentation
  富山国際会議場（富山県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] A lower bound on the gate count of Toffoli-based reversible logic circuits2013
- Author(s)
  T. Hirayama, T. Murayama, K. Yamanaka, and Y. Nishitani
- Organizer
  Reed-Muller Workshop
- Place of Presentation
  富山国際会議場（富山県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] スライシングフロアプランのコンパクトな符号2013
- Author(s)
  大森隆文, 山中克久, 平山貴司, 西谷泰昭
- Organizer
  平成25年度第4回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] アントコロニー彩色アルゴリズムの収束性
- Author(s)
  太田大輔, 西谷泰昭, 平山貴司, 山中克久
- Organizer
  平成24年度第3回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 階層型DHTにおけるchurn環境下でのデータ到達性
- Author(s)
  熊倉佑介, 西谷泰昭, 平山貴司, 山中克久
- Organizer
  平成25年度第4回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 十進乗算順序回路のテスト法
- Author(s)
  高橋亮太, 平山貴司, 山中克久, 西谷泰昭
- Organizer
  平成24年度第3回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] セルオートマトンを使った誤り訂正符号の符号語長の削減
- Author(s)
  高松義晴, 平山貴司, 山中克久, 西谷泰昭
- Organizer
  平成25年度第4回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 可逆論理回路におけるToffoliゲート数の下界の改良に関する一考察
- Author(s)
  菅原隼人, 平山貴司, 山中克久, 西谷泰昭
- Organizer
  第37回多値論理フォーラム
- Place of Presentation
  関西大学千里山キャンパス（大阪府）
- Year and Date
  2014-09-13 – 2014-09-14
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] Kademliaにおけるレプリケーション周期の乱数化による重複操作の削減
- Author(s)
  赤沼洋介, 西谷泰昭, 平山貴司, 山中克久
- Organizer
  平成25年度第4回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] 可逆論理回路におけるToffoliゲート数の下界とその評価
- Author(s)
  村山達郎, 平山貴司, 山中克久, 西谷泰昭
- Organizer
  平成24年度第3回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053
[Presentation] Report on reversible logic synthesis and optimization techniques
- Author(s)
  M. B. Ali and T. Hirayama
- Organizer
  平成25年度第4回情報処理学会東北支部研究会
- Place of Presentation
  岩手大学工学部（岩手県）
- Data Source
  KAKENHI-PROJECT-24500053

1. NISHITANI Yasuaki (60198463)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
2. 山中克久 (60508836)

# of Collaborated Projects: 1 results

# of Collaborated Products: 3 results
3. MURAYAMA Tatsuro

# of Collaborated Projects: 1 results

# of Collaborated Products: 3 results
4. SUGAWARA Hayato

# of Collaborated Projects: 1 results

# of Collaborated Products: 2 results
5. MATSUO Wataru

# of Collaborated Projects: 1 results

# of Collaborated Products: 1 results
6. ALI Md Belayet

# of Collaborated Projects: 1 results

# of Collaborated Products: 1 results

HIRAYAMA Takashi 平山 貴司

平山 貴司 ヒラヤマ タカシ

Research Projects

Research Products

Co-Researchers

可逆論理回路合成におけるゲート数最小化の理論的限界に関する研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Review Section

Research Institution

A new class of expressions for reversible logic synthesis and its minimization algorithmPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

量子論理及びEXOR論理に基づく論理回路の厳密な最小化に関する研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

Automatic Design of Searching Algorithms in Meta-Heuristics

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

[Journal Article] A Lower Bound on the Gate Count of Toffoli-Based Reversible Logic Circuits2014

Author(s)

Journal Title

DOI

NAID

ISSN

Language

Data Source

[Journal Article] 二重固定極性リードマラー論理式の簡単化2006

Author(s)

Journal Title

Data Source

[Journal Article] Efficient search methods for obtaining exact minimum AND-EXOR expressions2006

Author(s)

Journal Title

Data Source

[Journal Article] 拡張積項に基づいたESOP簡単化アルゴリズム2005

Author(s)

Journal Title

Data Source

[Journal Article] テスト容易なESOP回路とそのテスト集合2005

Author(s)

Journal Title

Data Source

[Journal Article] New three-level boolian expression based on EXOR gates2004

Author(s)

Journal Title

Data Source

[Presentation] Quick computation of the lower bound on the gate count of Toffoli-based reversible logic circuits2023

Author(s)

Organizer

Data Source

[Presentation] Computational complexity of Yugo puzzle2023

Author(s)

Organizer

Data Source

[Presentation] メモリ効率の良い可逆論理回路最小化アルゴリズム2023

Author(s)

Organizer

Data Source

[Presentation] 底辺付き内部極大平面グラフの列挙2014

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] 可逆論理回路におけるToffoliゲート数の下界の改良2014

Author(s)

Organizer

Place of Presentation

Year and Date

HIRAYAMA Takashi 平山貴司

平山貴司ヒラヤマタカシ