FUJIYOSHI Kunihiro 藤吉邦洋

… Alternative Names

藤吉邦洋フジヨシクニヒロ

Less

Researcher Number	80242569
Other IDs
External Links
Affiliation (Current)	2025: 東京農工大学, 工学(系)研究科(研究院), 准教授
Affiliation (based on the past Project Information) *help	2011 – 2013: 東京農工大学, 工学(系)研究科(研究院), 准教授 1997 – 1998: 東京農工大学, 工学部, 講師 1995: JAIST,School of Information Science, Research Associate, 情報科学, 助手 1995: 東京工業大学, 北陸先端科学技術大学院大学・情報科学研究科, 助手 1994: 北陸先端科学技術大学院大学, 情報科学研究所, 助手 1993: 北陸先端科学技術大学院大学, 情報科学研究科, 助手
Review Section/Research Field	Principal Investigator System engineering / System engineering Except Principal Investigator System engineering
Keywords	Principal Investigator 解空間 / Merged FT-squeeze / Simulated Annealing法 / TSV / 表現方法 / 3次元集積回路レイアウト / システム情報（知識）処理 / 立体パッキング / L型モジュール / sequence-pair … More / コンパクション / フロアプラン / パッキング問題 / レクトリニア多角形 … More Except Principal Investigator VLSI CAD / synchronous circuit / layout / routing / floor plan / delay / logic circuit / placement / 組み合せアルゴリズム / FPGA / 矩形限定 / パス遅延 / フロアプラン / テクノロジマッピング / VLSI / 同期式回路 / レイアウト / 設計システム / フロアブラシ / 遅延 / 論理回路 / 配置配線 Less

Studies on Layout Design Method for 3D-LSIPrincipal Investigator
- Principal Investigator
  
  FUJIYOSHI Kunihiro
- Project Period (FY)
  2011 – 2013
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Research Field
  
  System engineering
- Research Institution
  Tokyo University of Agriculture and Technology
VLSIレイアウト配置問題のためのsequence-pair理論の拡張Principal Investigator
- Principal Investigator
  
  藤吉邦洋
- Project Period (FY)
  1997 – 1998
- Research Category
  
  Grant-in-Aid for Encouragement of Young Scientists (A)
- Research Field
  
  System engineering
- Research Institution
  Tokyo University of Agriculture and Technology
Development of Delay Performance Driven Logic Circuit Design System
- Principal Investigator
  
  KAJITANI Yoji
- Project Period (FY)
  1993 – 1995
- Research Category
  
  Grant-in-Aid for General Scientific Research (B)
- Research Field
  
  System engineering
- Research Institution
  TOKYO INSTITUTE OF TECHNOLOGY
  Japan Advanced Institute of Science and Technology

All 2014 2013 2012 2011 Other

All Journal Article Presentation

[Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014
- Author(s)
  太田秀典, 藤吉邦洋
- Journal Title
  
  電子情報通信学会論文誌 D
  
  Volume: J97-D Pages: 204-215
- NAID
  110009687930
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] 最小コストフローを用いた指定長配線手法2014
- Author(s)
  山根一夫, 藤吉邦洋
- Journal Title
  
  電子情報通信学会論文誌 A
  
  Volume: J97-A Pages: 23-32
- NAID
  110009688193
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014
- Author(s)
  太田秀典,藤吉邦洋
- Journal Title
  
  電子情報通信学会和文論文誌(D)
  
  Volume: Vol.J97-D, No.1
- NAID
  110009687930
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] 最小コストフローを用いた指定長配線手法2014
- Author(s)
  山根一夫,藤吉邦洋
- Journal Title
  
  電子情報通信学会和文論文誌(A)
  
  Volume: Vol.J97-A, No.1
- NAID
  110009688193
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] A Method of Analog IC Placement with Common Centroid Constraints2014
- Author(s)
  Keitaro Ue, Kunihiro Fujiyoshi
- Journal Title
  
  IEICE Trans. Fundamentals
  
  Volume: E97.A Issue: 1 Pages: 339-346
- DOI
  10.1587/transfun.E97.A.339
- NAID
  130003385364
- ISSN
  0916-8508, 1745-1337
- Language
  English
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013
- Author(s)
  手塚寛, 藤吉邦洋
- Journal Title
  
  電子情報通信学会和文論文誌(A)
  
  Volume: J96-A Pages: 129-133
- NAID
  110009594441
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013
- Author(s)
  手塚寛,藤吉邦洋
- Journal Title
  
  電子情報通信学会和文論文誌(A)
  
  Volume: Vol.J96-A, No.3
- NAID
  110009594441
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] Simulated Annealing法探索に適した解空間の構成法に関する研究2014
- Author(s)
  手塚寛,藤吉邦洋
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  沖縄青年会館
- Year and Date
  2014-03-04
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] Simulated Annealing法に基づいた自動マーキングシステムの一手法2013
- Author(s)
  原田昌之,大島津佳,藤吉邦洋
- Organizer
  電子情報通信学会回路とシステム研究会
- Place of Presentation
  熊本大学
- Year and Date
  2013-07-12
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] アナログ集積回路での近接共通重心配置に関する研究2013
- Author(s)
  室辰健一郎,藤吉邦洋
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  鹿児島県文化センター
- Year and Date
  2013-11-27
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] 矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究2013
- Author(s)
  小貝和史,藤吉邦洋
- Organizer
  電子情報通信学会回路システム研究会
- Place of Presentation
  花巻南温泉峡渡り温泉さつき
- Year and Date
  2013-11-06
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] 最小コストフローを用いた,指定長配線の改良手法2013
- Author(s)
  山根一夫,藤吉邦洋
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  慶應義塾大学日吉キャンパス
- Year and Date
  2013-01-16
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Routing Method Using Minimum Cost Flow Algorithm for Routes with Target Wire Lengths2013
- Author(s)
  Kunihiro Fujiyoshi, Kazuo Yamane
- Organizer
  the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2013
- Place of Presentation
  ホテル札幌ガーデンパレス
- Year and Date
  2013-10-21
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法2013
- Author(s)
  松浦哲也,藤吉邦洋
- Organizer
  電子情報通信学会回路とシステム研究会
- Place of Presentation
  慶應義塾大学鶴岡タウンキャンパス
- Year and Date
  2013-03-15
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究2012
- Author(s)
  藤吉邦洋,上慧太朗
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  九州大学医学部百年講堂
- Year and Date
  2012-11-28
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] An Efficient Solution Space for Floorplan of 3D-LSI2012
- Author(s)
  Hiroshi Tezuka, Kunihiro Fujiyoshi
- Organizer
  IEEE International Conference on Electronics, Circuits, and Systems (ICECS2012)
- Place of Presentation
  Seville, Spain
- Year and Date
  2012-12-11
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Novel Representation for 3D-LSI Floorplan : Merged FT Squeeze2012
- Author(s)
  Ryutaro Hayashi, Hidenori Ohta, Kunihiro Fujiyoshi
- Organizer
  IEEE Latin American Symposium on Circuits and Systems (LASCAS 2012)
- Place of Presentation
  Playa del Carmen, Mexico
- Year and Date
  2012-02-29
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] 重ね合わされるプリント基板上への素子配置手法2012
- Author(s)
  松浦哲也,藤吉邦洋
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  北九州国際会議場
- Year and Date
  2012-05-31
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Method of Analog IC Placement with Common Centroid Constraints2012
- Author(s)
  Keitaro Ue, Kunihiro Fujiyoshi
- Organizer
  the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2012
- Place of Presentation
  B-con Plaza,別府
- Year and Date
  2012-03-09
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Novel Representation for Repeated Placement2011
- Author(s)
  藤吉邦洋
- Organizer
  IEEE International Symposium on Circuits and Systems 2011
- Place of Presentation
  Rio de Janeiro, Brazil
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Novel Representation for Repeated Placement2011
- Author(s)
  Kunihiro Fujiyoshi, Keisuke Ishihara, Wei Liang Tan
- Organizer
  IEEE International Symposium on Circuits and Systems (ISCAS 2011)
- Place of Presentation
  Rio de Janeiro, Brazil
- Year and Date
  2011-05-18
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] 3D-LSIフロアプランの表現方法:Merged FT Squeeze2011
- Author(s)
  林龍太朗,太田秀典,藤吉邦洋
- Organizer
  第24回回路とシステムワークショップ
- Place of Presentation
  淡路島夢舞台国際会議場
- Year and Date
  2011-08-02
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] Simulated Annealing法探索に適した解空間の構成法に関する研究
- Author(s)
  藤吉邦洋
- Organizer
  電子情報通信学会 VLSI設計技術研究会
- Place of Presentation
  沖縄県青年会館
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究
- Author(s)
  藤吉邦洋
- Organizer
  電子情報通信学会 VLD研究会 (2012年度)
- Place of Presentation
  九州大学医学部百年講堂
- Data Source
  KAKENHI-PROJECT-23560482
[Presentation] A Routing Method Using Minimum Cost Flow Algorithm for Routes with Target Wire Lengths
- Author(s)
  藤吉邦洋
- Organizer
  the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2013
- Place of Presentation
  ホテル札幌ガーデンパレス
- Data Source
  KAKENHI-PROJECT-23560482

1. KAJITANI Yoji (00016536)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
2. TAKAHASHI Atushi (30236260)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results

FUJIYOSHI Kunihiro 藤吉 邦洋

藤吉 邦洋 フジヨシ クニヒロ

Research Projects

Research Products

Co-Researchers

Studies on Layout Design Method for 3D-LSIPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

VLSIレイアウト配置問題のためのsequence-pair理論の拡張Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

Development of Delay Performance Driven Logic Circuit Design System

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

[Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014

Author(s)

Journal Title

NAID

Data Source

[Journal Article] 最小コストフローを用いた指定長配線手法2014

Author(s)

Journal Title

NAID

Data Source

[Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014

Author(s)

Journal Title

NAID

Data Source

[Journal Article] 最小コストフローを用いた指定長配線手法2014

Author(s)

Journal Title

NAID

Data Source

[Journal Article] A Method of Analog IC Placement with Common Centroid Constraints2014

Author(s)

Journal Title

DOI

NAID

ISSN

Language

Data Source

[Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013

Author(s)

Journal Title

NAID

Data Source

[Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013

Author(s)

Journal Title

NAID

Data Source

[Presentation] Simulated Annealing法探索に適した解空間の構成法に関する研究2014

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] Simulated Annealing法に基づいた自動マーキングシステムの一手法2013

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] アナログ集積回路での近接共通重心配置に関する研究2013

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] 矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究2013

FUJIYOSHI Kunihiro 藤吉邦洋

藤吉邦洋フジヨシクニヒロ