Nakamura Kazuhiro 中村一博

… Alternative Names

NAKAMURA Kazuhiro 中村一博

Less

Researcher Number	90335076
Other IDs
External Links
Affiliation (Current)	2025: 日本工業大学, 先進工学部, 准教授
Affiliation (based on the past Project Information) *help	2009 – 2010: Nagoya University, 大学院・情報科学研究科, 助教 2007 – 2009: Nagoya University, 情報科学研究科, 助教 2006: 名古屋大学, 情報科学研究科, 助手 2004: 名古屋大学, 大学院・情報科学研究科(工学部), 助手 2004: Nagoya University, Graduate School of Information Science, Assistant Professor, 大学院・情報科学研究科, 助手 2003: 名古屋大学, 情報科学研究科, 助手 2002: 名古屋大学, 情報メディア教育センター, 助手
Review Section/Research Field	Principal Investigator Computer system/Network Except Principal Investigator 計算機科学 / Computer system/Network
Keywords	Principal Investigator 形式的検証 / 論理回路 / 順序回路 / VLSI設計技術 / sequential SAT / フォールスネガティブ / 諭理回路 / BDD / VLSI / タイミング解析 … More / CNF式 / SATソルバ / LSIアーキテクチャ / ASIC / HMM計算 / 隠れマルコフモデル / 音声認識 … More Except Principal Investigator VLSI / hardware algorithm / cryptosystem / modular reduction / integer Division / modular arithmetic / finite field arithmetic / 暗号化・復号 / 有限体上の除算 / 剰余系除算 / 乗算剰余算 / ハードウェアアルゴリズム / 暗号処理 / 剰余計算 / 整数除算 / 剰余系演算 / 有限体上の演算 / テスト容易化設計 / 加算器 / 乗算器 / 算術演算回路 / VLSIのテスト Less

Research on synthesis of easily-testable arithmetic circuits
- Principal Investigator
  
  TAKAGI Naofumi
- Project Period (FY)
  2008 – 2010
- Research Category
  
  Grant-in-Aid for Scientific Research (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Nagoya University
A Study on False Negative Reduction on Formal Verification of Logic CircuitsPrincipal Investigator
- Principal Investigator
  
  NAKAMURA Kazuhiro
- Project Period (FY)
  2008 – 2009
- Research Category
  
  Grant-in-Aid for Young Scientists (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Nagoya University
順序回路のタイミング解析の正確さ向上に関する研究Principal Investigator
- Principal Investigator
  
  中村一博
- Project Period (FY)
  2006 – 2007
- Research Category
  
  Grant-in-Aid for Young Scientists (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Nagoya University
携帯機器向けHMMベース音声・映像認識LSIのための認識エンジン自動生成の研究Principal Investigator
- Principal Investigator
  
  中村一博
- Project Period (FY)
  2003 – 2004
- Research Category
  
  Grant-in-Aid for Young Scientists (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Nagoya University
Researches on hardware algorithms for arithmetic operations in finite fields.
- Principal Investigator
  
  TAKAGI Naofumi
- Project Period (FY)
  2002 – 2004
- Research Category
  
  Grant-in-Aid for Scientific Research (B)
- Research Field
  
  計算機科学
- Research Institution
  Nagoya University

All 2010 2009 2007 2005 2004

All Journal Article Presentation

[Journal Article] SATベース形成的検証の高速化のためのCNF式生成における回路分割手法2007
- Author(s)
  成瀬智啓、中村一博、高木一義、高木直史
- Journal Title
  
  DAシンポジウム2007論文集
  
  Pages: 5560-5560
- Data Source
  KAKENHI-PROJECT-18700043
[Journal Article] 論理回路のSATべース形式的検証の高速化のためのBDDを用いたCNF式生成手法2007
- Author(s)
  中村一博
- Journal Title
  
  電子情報通信学会技術報告 CPSY2006-95
  
  Pages: 61-66
- Data Source
  KAKENHI-PROJECT-18700043
[Journal Article] 順序回路の形成的検証のための1-hotカウンタ検出手法2007
- Author(s)
  中村一博、高木一義、高木直史
- Journal Title
  
  電子情報通信学会基礎・境界ソサイエティ大会論文集 A-3-8
  
  Pages: 52-52
- Data Source
  KAKENHI-PROJECT-18700043
[Journal Article] 連続音声認識に適した高速/省メモリなHMM計算回路構成法2005
- Author(s)
  山本正俊, 中村一博, 高木一義, 高木直史
- Journal Title
  
  情報処理学会全国大会 1
  
  Pages: 15-16
- NAID
  170000171037
- Data Source
  KAKENHI-PROJECT-15700049
[Journal Article] A Memory Efficient Scalable VLSI Architecture for Output Probability Computations of HMM-based Recognition Systems2004
- Author(s)
  Kazuhiro Nakamura, Yuki Sawada, Kazuyoshi Takagi, Naofumi Takagi
- Journal Title
  
  Proceedings of International SoC Design Conference 2004
  
  Pages: 109-112
- Data Source
  KAKENHI-PROJECT-15700049
[Presentation] 順序回路の形成的検証におけるフォールスネガティブ削減のための回路変換2010
- Author(s)
  成瀬智啓、中村一博、高木一義、高木直史
- Organizer
  電子情報通信学会・VLSI設計技術研究会
- Place of Presentation
  沖縄県男女共同参画センター
- Year and Date
  2010-03-12
- Data Source
  KAKENHI-PROJECT-20700046
[Presentation] 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換2010
- Author(s)
  尾野紀博、中村一博、高木一義、高木直史
- Organizer
  電子情報通信学会VLSI設計技術研究会
- Place of Presentation
  沖縄県男女共同参画センター(沖縄県)
- Data Source
  KAKENHI-PROJECT-20700046
[Presentation] Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合2010
- Author(s)
  鳥居洸佑、中村一博、高木一義、高木直史
- Organizer
  電子情報通信学会総合大会
- Place of Presentation
  東北大学(宮城県)
- Data Source
  KAKENHI-PROJECT-20700046
[Presentation] Sequential SATにおける時間フレームを跨いだ状態併合2009
- Author(s)
  成瀬智啓、中村一博、高木一義、高木直史
- Organizer
  電子情報通信学会・総合大会
- Place of Presentation
  愛媛大学
- Year and Date
  2009-03-18
- Data Source
  KAKENHI-PROJECT-20700046
[Presentation] Sequential SATにおける時間フレームを跨いだ状態併合2009
- Author(s)
  成瀬智啓、中村一博、高木一義、高木直史
- Organizer
  電子情報通信学会総合大会
- Place of Presentation
  愛媛大学(愛媛県)
- Data Source
  KAKENHI-PROJECT-20700046

1. TAKAGI Naofumi (10171422)

# of Collaborated Projects: 2 results

# of Collaborated Products: 0 results
2. TAKAGI Kazuyoshi (70273844)

# of Collaborated Projects: 2 results

# of Collaborated Products: 0 results
3. NISHINAGA Nozomu

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results

Nakamura Kazuhiro 中村 一博

NAKAMURA Kazuhiro 中村 一博

Research Projects

Research Products

Co-Researchers

Research on synthesis of easily-testable arithmetic circuits

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

A Study on False Negative Reduction on Formal Verification of Logic CircuitsPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

順序回路のタイミング解析の正確さ向上に関する研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

携帯機器向けHMMベース音声・映像認識LSIのための認識エンジン自動生成の研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

Researches on hardware algorithms for arithmetic operations in finite fields.

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

[Journal Article] SATベース形成的検証の高速化のためのCNF式生成における回路分割手法2007

Author(s)

Journal Title

Data Source

[Journal Article] 論理回路のSATべース形式的検証の高速化のためのBDDを用いたCNF式生成手法2007

Author(s)

Journal Title

Data Source

[Journal Article] 順序回路の形成的検証のための1-hotカウンタ検出手法2007

Author(s)

Journal Title

Data Source

[Journal Article] 連続音声認識に適した高速/省メモリなHMM計算回路構成法2005

Author(s)

Journal Title

NAID

Data Source

[Journal Article] A Memory Efficient Scalable VLSI Architecture for Output Probability Computations of HMM-based Recognition Systems2004

Author(s)

Journal Title

Data Source

[Presentation] 順序回路の形成的検証におけるフォールスネガティブ削減のための回路変換2010

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換2010

Author(s)

Organizer

Place of Presentation

Data Source

[Presentation] Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合2010

Author(s)

Organizer

Place of Presentation

Data Source

[Presentation] Sequential SATにおける時間フレームを跨いだ状態併合2009

Author(s)

Organizer

Place of Presentation

Year and Date

Data Source

[Presentation] Sequential SATにおける時間フレームを跨いだ状態併合2009

Author(s)

Nakamura Kazuhiro 中村一博

NAKAMURA Kazuhiro 中村一博