杉本泰博 SUGIMOTO Yasuhiro

研究者番号	00245987
その他のID
所属 (過去の研究課題情報に基づく) *注記	2009年度 – 2011年度: 中央大学, 理工学部, 教授 2006年度 – 2007年度: 中央大学, 理工学部, 教授
審査区分/研究分野	研究代表者電子デバイス・電子機器
キーワード	研究代表者 CMOS LSI / 集積回路 / 90nm era / A-to-D converter / Low power consumption / Current-mode circuit / 低電圧 / 90nmCMOSプロセス / 電流モードA / 90n世代 … もっと見る / D変換器 / A / 低消費電力 / 電流モード回路 / エネルギー効率化 / IC / 高周波フィルタ / 線形化 / 正帰還 / 電子デバイス隠す

研究課題
(2件)
研究成果
(18件)

正帰還を用いてダイナミックレンジを拡大する低電圧アナログ回路に関する研究研究代表者
- 研究代表者
  
  杉本泰博
- 研究期間 (年度)
  2009 – 2011
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  電子デバイス・電子機器
- 研究機関
  中央大学
90nmCMOS世代における低電圧アナログ回路技術の研究研究代表者
- 研究代表者
  
  杉本泰博
- 研究期間 (年度)
  2006 – 2007
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  電子デバイス・電子機器
- 研究機関
  中央大学

すべて 2012 2011 2010 2008 2007

すべて雑誌論文学会発表産業財産権

[雑誌論文] Linearity and Intrinsic Gain Enhancement Techniques using Positive Feedbacks to Realize a 1.2-V, 200-MHz,+10.3-dBm of IIP3 and 7th-order LPF in a 65-nm CMOS2011
- 著者名/発表者名
  Y. Sugimoto
- 雑誌名
  
  The 37th European Solid-State Circuits Conference
  
  ページ: 95-98
- 査読あり
- データソース
  KAKENHI-PROJECT-21560363
[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational, 100 MS/s, MOS SHA2008
- 著者名/発表者名
  Y., Sugimoto, D., Haigh
- 雑誌名
  
  IEEE Trans. On Circuits and Systems-I : Regular Papers (in printing)
- 説明
  「研究成果報告書概要(欧文)」より
- データソース
  KAKENHI-PROJECT-18560346
[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational, 100MS/s, MOS SHA2008
- 著者名/発表者名
  Y.Sugimoto and D.Haigh
- 雑誌名
  
  IEEE Trans. On Circuits and Systems-I: Regular Papers (未定)
- 査読あり
- データソース
  KAKENHI-PROJECT-18560346
[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational,100MS/s,MOS SHA2008
- 著者名/発表者名
  Y.Sugimoto and D.Haigh
- 雑誌名
  
  IEEE Trans.On Circuits and Systems-I:Regular Papers (未定)(in printing)
- 説明
  「研究成果報告書概要(和文)」より
- 査読あり
- データソース
  KAKENHI-PROJECT-18560346
[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007
- 著者名/発表者名
  H.Sakurai, S.Tanaka, and Y.Sugimoto
- 雑誌名
  
  IEICE Trans. Fundamentals E90-A,no.10
- NAID
  110007540903
- 査読あり
- データソース
  KAKENHI-PROJECT-18560346
[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007
- 著者名/発表者名
  H.Sakurai, S.Tanaka and Y.Sugimoto
- 雑誌名
  
  IEICE Trans.Fundamentals E90-A,no.10
  
  ページ: 2272-2279
- NAID
  110007540903
- 説明
  「研究成果報告書概要(和文)」より
- 査読あり
- データソース
  KAKENHI-PROJECT-18560346
[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007
- 著者名/発表者名
  H., Sakurai, S., Tanaka, Y., Sugimoto
- 雑誌名
  
  IEICE Trans. Fundamentals E-90A, no. 10
  
  ページ: 2272-2279
- NAID
  110007540903
- 説明
  「研究成果報告書概要(欧文)」より
- データソース
  KAKENHI-PROJECT-18560346
[産業財産権] 信号入力回路、および信号増幅回路2008
- 発明者名
  杉本泰博
- 権利者名
  学校法人中央大学
- 出願年月日
  2008-08-07
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] GHz帯CMOS LC-VCOにおける位相雑音の低減手法に関する研究2012
- 著者名/発表者名
  高橋俊市, 杉本泰博
- 学会等名
  第26回エレクトロニクス実装学会春季講演大会
- 発表場所
  中央大学(東京)
- 年月日
  2012-03-08
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] 1.5 V動作、サイクリック型、電流モードAD変換器の設計2012
- 著者名/発表者名
  太田昌伸, 家室雅季, 杉本泰博
- 学会等名
  2012年電子情報通信学会総合大会
- 発表場所
  大阪
- 年月日
  2012-03-21
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] 1.5V動作、サイクリック型、電流モードAD変換器の設計2012
- 著者名/発表者名
  太田昌伸、家室雅季、杉本泰博
- 学会等名
  電子情報通信学会総合大会
- 発表場所
  岡山大学(岡山)
- 年月日
  2012-03-21
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] パイプラインアーキテクチャを適用した,1.5V動作,サイクリック型電流モードAD変換器回路の研究2011
- 著者名/発表者名
  家室雅季、太田昌伸、杉本泰博
- 学会等名
  電子情報通信学会技術報告
- 発表場所
  大阪
- 年月日
  2011-12-15
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] パイプラインアーキテクチャを適用した1.5V動作,サイクリック型電流モードAD変換器回路の研究2011
- 著者名/発表者名
  家室雅季, 太田昌伸, 杉本泰博
- 学会等名
  電子情報通信学会技術研究報告
- 発表場所
  大阪
- 年月日
  2011-12-15
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] Linearity and Intrinsic Gain Enhancement Techniques using Positive Feedbacks to Realize a 1.2-V, 200-MHz, +10.3-dBm of IIP3 and 7th-order LPF in a 65-nm CMOS2011
- 著者名/発表者名
  Y.Sugimoto
- 学会等名
  The 37th European Solid-State Circuits Conference
- 発表場所
  Helsinki, Finland
- 年月日
  2011-09-13
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] 正帰還補償を用いて線形性を向上したGmアンプの設計手法とそのフィルタ設計への応用2010
- 著者名/発表者名
  下山佑介, 杉本泰博
- 学会等名
  電子情報通信学会技術研究報告
- 発表場所
  大阪
- 年月日
  2010-07-23
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] 正帰還補償を用いて線形性を向上したGmアンプの設計手法とそのフィルタ設計への応用2010
- 著者名/発表者名
  下山佑介, 杉本泰博
- 学会等名
  電子情報通信学会技術研究報告ICD-2010-33
- 発表場所
  大阪
- データソース
  KAKENHI-PROJECT-21560363
[学会発表] A Current-mode ADC with Current Exchanging and Averaging Capabilities by Switching the Currents and Calculating Data in the Digital Domain2007
- 著者名/発表者名
  N.Yoshii, K.Mizutani and Y.Sugimoto
- 学会等名
  IEEE Custom Integrated Circuits Conference
- 発表場所
  San Francisco
- 年月日
  2007-09-17
- 説明
  「研究成果報告書概要(和文)」より
- データソース
  KAKENHI-PROJECT-18560346
[学会発表] A Current-mode ADC with Current Exchanging and Averaging Capabilities by Switching the Currents and Calculating Data in the Digital Domain2007
- 著者名/発表者名
  N., Yoshii, K., Mizutani, Y., Sugimoto
- 学会等名
  IEEE Custom Integrated Circuits Conference
- 発表場所
  San Francisco, U. S. A
- 年月日
  2007-09-17
- 説明
  「研究成果報告書概要(欧文)」より
- データソース
  KAKENHI-PROJECT-18560346

杉本 泰博 SUGIMOTO Yasuhiro

研究課題

研究成果

正帰還を用いてダイナミックレンジを拡大する低電圧アナログ回路に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

90nmCMOS世代における低電圧アナログ回路技術の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

[雑誌論文] Linearity and Intrinsic Gain Enhancement Techniques using Positive Feedbacks to Realize a 1.2-V, 200-MHz,+10.3-dBm of IIP3 and 7th-order LPF in a 65-nm CMOS2011

著者名/発表者名

雑誌名

データソース

[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational, 100 MS/s, MOS SHA2008

著者名/発表者名

雑誌名

説明

データソース

[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational, 100MS/s, MOS SHA2008

著者名/発表者名

雑誌名

データソース

[雑誌論文] A Current-Mode Circuit with a Linearized Input V/I Conversion Scheme and the Realization of a 2V/2.5V Operational,100MS/s,MOS SHA2008

著者名/発表者名

雑誌名

説明

データソース

[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007

著者名/発表者名

雑誌名

NAID

データソース

[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007

著者名/発表者名

雑誌名

NAID

説明

データソース

[雑誌論文] A Digitally Assisted Gain and Offset Error Cancellation Technique for a CMOS Pipelined ADC with a 1.5-bit Bit-Block Architecture2007

著者名/発表者名

雑誌名

NAID

説明

データソース

[産業財産権] 信号入力回路、および信号増幅回路2008

発明者名

権利者名

出願年月日

データソース

[学会発表] GHz帯CMOS LC-VCOにおける位相雑音の低減手法に関する研究2012

著者名/発表者名

学会等名

発表場所

年月日

データソース

[学会発表] 1.5 V動作、サイクリック型、電流モードAD変換器の設計2012

著者名/発表者名

学会等名

発表場所

年月日

データソース

[学会発表] 1.5V動作、サイクリック型、電流モードAD変換器の設計2012

著者名/発表者名

学会等名

発表場所

年月日

データソース

[学会発表] パイプラインアーキテクチャを適用した,1.5V動作,サイクリック型電流モードAD変換器回路の研究2011

著者名/発表者名

学会等名

発表場所

年月日

データソース

[学会発表] パイプラインアーキテクチャを適用した1.5V動作,サイクリック型電流モードAD変換器回路の研究2011

杉本泰博 SUGIMOTO Yasuhiro