魏書剛 Gi Syogo

研究者番号	10251125
その他のID
外部サイト
所属 (現在)	2025年度: 群馬大学, 大学院理工学府, 教授
所属 (過去の研究課題情報に基づく) *注記	2014年度: 群馬大学, 大学院理工学府, 教授 2014年度: 群馬大学, 理工学部, 教授 2013年度: 群馬大学, 理工学研究科, 教授 2011年度 – 2012年度: 群馬大学, 工学(系)研究科(研究院), 教授 2007年度 – 2008年度: 群馬大学, 大学院・工学研究科, 教授 2001年度 – 2002年度: 群馬大学, 工学部, 助教授
審査区分/研究分野	研究代表者計算機システム・ネットワーク / 計算機科学
キーワード	研究代表者 Signed-Digit / 剰余演算 / 剰余数系 / 算術演算 / Addition / multiplier / Booth recording / RSA encryption / Error check / Residue arithmetic … もっと見る / Residue number system(RNS) / RSA暗号処理の高速化 / 誤り検出 / 剰余乗算 / 剰余数系の変換，台湾 / 剰余演算，ギリシャ / ＶＬＳＩアルゴリズム / 剰余演算システム / 算術演算システム / ＶＬＳＩシステム / 最小ＳＤ数表現 / そろばん演算 / 剰余乗算逆数 / 剰余数-2進数の相互変換 / SD数表現 / 剰余数系-重み数系変換 / 剰余数演算隠す

最小ＳＤ数表現を用いた長い語長の剰余べき乗演算システムの研究研究代表者
- 研究代表者
  
  魏書剛
- 研究期間 (年度)
  2011 – 2014
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  群馬大学
冗長な数表現による剰余数系演算回路および剰余数-重み数変換回路の研究研究代表者
- 研究代表者
  
  魏書剛
- 研究期間 (年度)
  2007 – 2008
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  群馬大学
桁符号付き(Signed-Digit)数表現を用いた高速剰余数系演算システム研究代表者
- 研究代表者
  
  魏書剛
- 研究期間 (年度)
  2001 – 2002
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機科学
- 研究機関
  群馬大学

すべて 2014 2013 2012 2011 2009 2008 2007

すべて雑誌論文

[雑誌論文] 剰余ＳＤ数演算回路を用いた算術演算誤り検出2014
- 著者名/発表者名
  根間裕智、田中勇樹、茂木和広、魏書剛
- 雑誌名
  
  信学技報VLD2014
  
  巻: 136 ページ: 151-156
- NAID
  110009868159
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Conversions between RNS and Mixed-Radix Numbers Using Signed-Digit Arithmetic2014
- 著者名/発表者名
  S.Wei
- 雑誌名
  
  Proceedings of 2014 IEEE International Symposium on Integrated Circuits
  
  巻: 1 ページ: 600-603
- 査読あり / オープンアクセス
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] New Binary Modular Adder Tree Structure for Arithmetic of Error Checker of Arithmetic2013
- 著者名/発表者名
  M. Zhang and S. Wei
- 雑誌名
  
  Journal of Communication and Computer
  
  巻: 10 ページ: 295-300
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] High-Speed Modular multipliers Based on a New Binary Signed-Digit Adder Tree Structure2013
- 著者名/発表者名
  M. Zhang and S. Wei
- 雑誌名
  
  Journal of Circuits, Systems, and Computers
  
  巻: 22 号: 06 ページ: 1-18
- DOI
  10.1142/s0218126613500436
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Residue-Weighted Number Conversion for Moduli Set {2n-1, 2n+1, 22n+1, 2n} Using Signed-Digit Number2013
- 著者名/発表者名
  C. Jiang and S. Wei
- 雑誌名
  
  Journal of Circuits, Systems, and Computers
  
  巻: 22 号: 01 ページ: 1-17
- DOI
  10.1142/s0218126612500703
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Residue-Weighted Number Conversion Using Signed-Digit Number for Moduli Set {22n-1, 22n+1+1, 2n},2013
- 著者名/発表者名
  C. Jiang and S. Wei
- 雑誌名
  
  Analog Integrated Circuits and Signal Processing
  
  巻: 77 ページ: 105-112
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] An Advanced Implementation of Canonical Signed-Digit Recoding Circuit2013
- 著者名/発表者名
  Y. Tanaka, and S. Wei
- 雑誌名
  
  Journal of Communication and Computer
  
  巻: 11 ページ: 1396-1402
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] An RSA encryption Implementation Method Using Signed-Digit Arithmetic Circuits2012
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  IEEE Proceedings of 5th International Conference on Biomedical Engineering and Informatics
  
  巻: １ページ: 1337-1341
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Residue Signed-Digit Arithmetic and the Conversion between Residue and Binary Numbers for a Four-Moduli Set2012
- 著者名/発表者名
  S. Wei and C. Jiang
- 雑誌名
  
  Proceedings of 11th International Symposium on Distributed Computing and Applications to Business, Engineering and Science
  
  巻: １ページ: 436-440
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Residue-Weighted Number Conversion for Moduli Set {22n-1, 22n+1+1, 2n} Using Signed-Digit Number2012
- 著者名/発表者名
  C. Jiang and S. Wei
- 雑誌名
  
  Proceedings of the 10th Annual IEEE Northeast Workshop on Circuits and Systems
  
  巻: 1 ページ: 9-12
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] ＳＤ数演算を剰余数系―重み数系変換アルゴリズム2012
- 著者名/発表者名
  新井聖哉、田中勇樹、魏書剛
- 雑誌名
  
  電子情報通信学会研究報告
  
  巻: VLD2011-110 ページ: 111-116
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] 剰余ＳＤ数の非零桁数を削減する変換アルゴリズム2012
- 著者名/発表者名
  田中勇樹、魏書剛
- 雑誌名
  
  第２５回回路とシステムワークショップ論文集
  
  巻: 1 ページ: 156-159
- NAID
  40019433840
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] ２分木構造の剰余ＳＤ数演算を用いた算術演算エラー検出回路2012
- 著者名/発表者名
  劉茜、茂木和弘、魏書剛
- 雑誌名
  
  電子情報通信学会研究報告
  
  巻: VLD2011-110 ページ: 117-121
- NAID
  10031098325
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] ＳＤ数の２値符号化による算術演算回路の最適化設計と性能評価2012
- 著者名/発表者名
  小林拓矢、茂木和弘、魏書剛
- 雑誌名
  
  信学技報
  
  巻: 115 ページ: 39-44
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Sequential Modular Multipliers Using Residue Signed-Digit Additions2012
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  Journal of Communication and Computer
  
  巻: 8 ページ: 872-878
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] Efficient Residue Checker Using New Binary Modular Adder Tree Structure for Arithmetic of Error Detection2011
- 著者名/発表者名
  M. Zhang and S. Wei
- 雑誌名
  
  Proceedings of Eighth International Conference on Fuzzy Systems and Knowledge Discovery
  
  巻: 3 ページ: 2481-2485
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] A Sequential Modular Multiplication Algorithm Using Signed-Digit Additions2011
- 著者名/発表者名
  S. Wei(魏書剛)
- 雑誌名
  
  IEEE Proceedings of TENCON2011
  
  巻: 1 ページ: 370-374
- 査読あり
- データソース
  KAKENHI-PROJECT-23500057
[雑誌論文] 算盤アーキテクチャを用いた10進加算器とその剰余演算への応用2009
- 著者名/発表者名
  飯島唯仁、魏書剛
- 雑誌名
  
  電子情報通信学会技術研究報告 DC2008
  
  ページ: 19-23
- NAID
  110007131394
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] Modular Multipliers Using a Modified Residue Addition Algorithm with Signed-Digit Number Representation2009
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  Lectures Notes in Engineering and Computer Science 1
  
  ページ: 494-499
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] Modular Multipliers Using a Modified Residue Addition Algorithm with Signed-Digit Number Representation2009
- 著者名/発表者名
  S.Wei
- 雑誌名
  
  Lectures Notes in Engineering and Computer Science Vol.1
  
  ページ: 494-499
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] 算盤アーキテクチャに基づく算術演算回路2008
- 著者名/発表者名
  長澤俊介、魏書剛
- 雑誌名
  
  電子情報通信学会技術究報告 ICD2007-148
  
  ページ: 53-58
- NAID
  110006623189
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A New Residue Adder with Redundant Binary Number Representation2008
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  Proceedings of the 6th Annual IEEE Northeast Workshop on Circuits and Systems 1
  
  ページ: 157-160
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A New Residue Adder with Redundant Binary Number Representation2008
- 著者名/発表者名
  S.Wei
- 雑誌名
  
  Proceedings of the 6^<th> Annual IEEE Northeast Workshop on Circuits and Systems Vol.1
  
  ページ: 157-160
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A multiplicative inverse algorithm based on modulo (2^p -1) signed-digit arithmetic for residue to weighted number conversion2007
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  Proceedings of 2007 IEEE international Symposium on integrated Circuits Vol.1
  
  ページ: 25-28
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A multiplicative inverse algorithm based on modulo (2^p-1) siglled・digit arithnetic for residue to weighted number collversion2007
- 著者名/発表者名
  S. Wei
- 雑誌名
  
  Proceedings of 2007 IEEE international Symposium on integrated Circuits Vol.1
  
  ページ: 25-28
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A fast algorithm for RNS-to-binary conversion2007
- 著者名/発表者名
  S. Chen and S. Wei
- 雑誌名
  
  WSEAS Transactions on Computers Vol.6
  
  ページ: 733-740
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] A fast algorithm for RNS-to-binary conversion2007
- 著者名/発表者名
  S. Chen and S. Wei
- 雑誌名
  
  WSEAS Transactions on Computers Vol. 6
  
  ページ: 733-740
- 査読あり
- データソース
  KAKENHI-PROJECT-19500039
[雑誌論文] 算盤アーキテクチャに基づく算術演算回路2007
- 著者名/発表者名
  長澤俊介, 魏書剛
- 雑誌名
  
  電子情報通信学会技術研究報告 ICD2007-148
  
  ページ: 53-58
- NAID
  110006623189
- データソース
  KAKENHI-PROJECT-19500039

1. 清水賢資 (20008444)

共同の研究課題数: 1件

共同の研究成果数: 0件

魏 書剛 Gi Syogo

研究課題

研究成果

共同研究者

最小ＳＤ数表現を用いた長い語長の剰余べき乗演算システムの研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

冗長な数表現による剰余数系演算回路および剰余数-重み数変換回路の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

桁符号付き(Signed-Digit)数表現を用いた高速剰余数系演算システム研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

[雑誌論文] 剰余ＳＤ数演算回路を用いた算術演算誤り検出2014

著者名/発表者名

雑誌名

NAID

データソース

[雑誌論文] Conversions between RNS and Mixed-Radix Numbers Using Signed-Digit Arithmetic2014

著者名/発表者名

雑誌名

データソース

[雑誌論文] New Binary Modular Adder Tree Structure for Arithmetic of Error Checker of Arithmetic2013

著者名/発表者名

雑誌名

データソース

[雑誌論文] High-Speed Modular multipliers Based on a New Binary Signed-Digit Adder Tree Structure2013

著者名/発表者名

雑誌名

DOI

データソース

[雑誌論文] Residue-Weighted Number Conversion for Moduli Set {2n-1, 2n+1, 22n+1, 2n} Using Signed-Digit Number2013

著者名/発表者名

雑誌名

DOI

データソース

[雑誌論文] Residue-Weighted Number Conversion Using Signed-Digit Number for Moduli Set {22n-1, 22n+1+1, 2n},2013

著者名/発表者名

雑誌名

データソース

[雑誌論文] An Advanced Implementation of Canonical Signed-Digit Recoding Circuit2013

著者名/発表者名

雑誌名

データソース

[雑誌論文] An RSA encryption Implementation Method Using Signed-Digit Arithmetic Circuits2012

著者名/発表者名

雑誌名

データソース

[雑誌論文] Residue Signed-Digit Arithmetic and the Conversion between Residue and Binary Numbers for a Four-Moduli Set2012

著者名/発表者名

雑誌名

データソース

[雑誌論文] Residue-Weighted Number Conversion for Moduli Set {22n-1, 22n+1+1, 2n} Using Signed-Digit Number2012

著者名/発表者名

雑誌名

データソース

[雑誌論文] ＳＤ数演算を剰余数系―重み数系変換アルゴリズム2012

著者名/発表者名

雑誌名

データソース

[雑誌論文] 剰余ＳＤ数の非零桁数を削減する変換アルゴリズム2012

著者名/発表者名

雑誌名

NAID

データソース

[雑誌論文] ２分木構造の剰余ＳＤ数演算を用いた算術演算エラー検出回路2012

著者名/発表者名

雑誌名

NAID

データソース

[雑誌論文] ＳＤ数の２値符号化による算術演算回路の最適化設計と性能評価2012

魏書剛 Gi Syogo