弘中哲夫 Hironaka Tetsuo

研究者番号	10253486
その他のID
外部サイト
所属 (現在)	2025年度: 広島市立大学, 情報科学研究科, 教授
所属 (過去の研究課題情報に基づく) *注記	2025年度: 広島市立大学, 情報科学研究科, 教授 2016年度 – 2020年度: 広島市立大学, 情報科学研究科, 教授 2007年度 – 2009年度: 広島市立大学, 情報科学研究科, 教授 2008年度: 広島市立大学, 大学院・情報科学研究科, 教授 2006年度: 広島市立大学, 情報科学部, 教授 … もっと見る 2003年度 – 2005年度: 広島市立大学, 情報科学部, 助教授 2000年度 – 2001年度: 広島市立大学, 情報科学部, 助教授 1994年度 – 1996年度: 広島市立大学, 情報科学部, 助教授隠す
審査区分/研究分野	研究代表者計算機科学 / 計算機システム・ネットワーク / 計算機システム研究代表者以外小区分57060:外科系歯学関連
キーワード	研究代表者アーキテクチャ / ソフトウェア・パイプライング / ワークベンチ / スケジューリング / 最適化手法 / オブジェクト・コード / 評価手法 / 配置配線手法 / リコンフィギャラブルシステム / 自己組織化マップ … もっと見る / 深層学習 / 学習データの自動生成 / コスト関数 / SA法 / 再構成可能デバイス / ニューラルネットワーク / 配置配線 / メモリボトルネック / コンパイラ / デジットシリアル演算器 / 演算器間ネットワーク / 高精度浮動小数点演算器 / 高精度整数演算器 / 計算機アーキテクチャ / 単位面積当たりの性能 / Oピン / I / チップ面積 / 8倍精度浮動小数点演算器 / 大規模数値計算 / ディジットシリアル浮動小数点演算器 / 多倍長浮動小数点演算 / リコンフィギャラブル / 高精度数値計算 / リコンフィギャラブルプロセッサ / トレースドリブンシミュレーション / 高並列スーパスカラプロセッサ / シミュレーション / スーパスカラプロセッサ / 命令フェッチ機構 / 多レベル分岐への対応 / 命令キャッシュ / 分岐ペナルティ低減 / Block Base Trace Cache / 統合型トレースキャッシュ / PARSアーキテクチャ / マイクロプロセッサ / 並列アルゴリズム / プログラミングモデル / 再構成型アーキテクチャ / 高速再構成 / リコンフィギャブル / 分散共有メモリ / 性能評価 / インタリープメモリ / メモリモデル / 相互結合網 / マルチプロセッサ / 共有メモリ / シミュレータ / モデリング … もっと見る研究代表者以外静脈内鎮静法 / 上気道閉塞 / 無方向性圧電センサ隠す

無方向性圧電振動センサを利用した気道閉塞検出システムの開発
- 研究代表者
  
  大上沙央理
- 研究期間 (年度)
  2025 – 2027
- 研究種目
  
  基盤研究(C)
- 審査区分
  
  小区分57060:外科系歯学関連
- 研究機関
  明海大学
深層学習を用いた配置配線手法の研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  2016 – 2020
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム
- 研究機関
  広島市立大学
大規模数値計算向けリコンフィギャラブルプロセッサの研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  2006 – 2009
- 研究種目
  
  基盤研究(B)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  広島市立大学
分岐ペナルティを低減した高並列スーパスカラ・プロセッサ研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  2003 – 2005
- 研究種目
  
  若手研究(B)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  広島市立大学
演算器構成を毎サイクル再構成可能なマイクロプロセッサの研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  2000 – 2001
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  広島市立大学
大規模マルチプロセッサ向き共有メモリ・アーキテクチャの研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  1996
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  広島市立大学
プロセッサ・アーキテクチャおよびオブジェクト・コード評価用ワークベンチの研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  1995
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  広島市立大学
対話型操作によりオブジェクト・プログラムを最適化する手法の研究研究代表者
- 研究代表者
  
  弘中哲夫
- 研究期間 (年度)
  1994
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  広島市立大学

すべて 2020 2019 2018 2017 2016 2010 2009 2008 2007 2006 2005

すべて雑誌論文学会発表

[雑誌論文] SA法のコスト関数として配置品質判定ニューラルネットワークを用いた再構成可能デバイスの配置アルゴリズムの提案2020
- 著者名/発表者名
  夏目優一，鎌田時生，窪田昌史，谷川一哉，弘中哲夫
- 雑誌名
  
  信学技報, RECONF2020-13
  
  巻: 120-36 ページ: 71-76
- データソース
  KAKENHI-PROJECT-16K00081
[雑誌論文] 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定2018
- 著者名/発表者名
  藤石秀仁，鎌田時生，弘中哲夫，谷川一哉，窪田昌史
- 雑誌名
  
  信学技報
  
  巻: 118(334) ページ: 71-76
- データソース
  KAKENHI-PROJECT-16K00081
[雑誌論文] FPGAの配置配線結果を使用したMPLDの配置配線ツールの検討2018
- 著者名/発表者名
  山下裕司，窪田昌史，谷川一哉，弘中哲夫
- 雑誌名
  
  信学技報
  
  巻: 118(215) ページ: 61-66
- データソース
  KAKENHI-PROJECT-16K00081
[雑誌論文] 細粒度再構成可能デバイスMPLDのIOを考慮したSOMベース配置手法2016
- 著者名/発表者名
  田中智大, 谷川一哉, 弘中哲夫, 石黒隆
- 雑誌名
  
  信学技報リコンフィギャラブルシステム研究会
  
  巻: 116 ページ: 29-34
- 謝辞記載あり
- データソース
  KAKENHI-PROJECT-16K00081
[雑誌論文] ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価2009
- 著者名/発表者名
  谷川一哉, 梅田賢一, 弘中哲夫
- 雑誌名
  
  電子情報通信学会論文誌D Vol.J92-DNo.12
  
  ページ: 2089-2104
- NAID
  110007482403
- 査読あり
- データソース
  KAKENHI-PROJECT-18300016
[雑誌論文] ディジットシリアル浮動小数点除算器の設計と評価2006
- 著者名/発表者名
  市川直樹, 鈴木圭介, 弘中哲夫, 谷川一哉
- 雑誌名
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  ページ: 273-276
- データソース
  KAKENHI-PROJECT-18300016
[雑誌論文] FPGA向けディジットシリアル浮動小数点演算器の研究開発2006
- 著者名/発表者名
  伴大雅, 鈴木圭介, 弘中哲夫, 谷川一哉
- 雑誌名
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  ページ: 277-280
- データソース
  KAKENHI-PROJECT-18300016
[雑誌論文] デジットシリアル演算を用いた再構成型アーキテクチャの検討2006
- 著者名/発表者名
  谷川一哉, 弘中哲夫
- 雑誌名
  
  電子情報通信学会技術研究報告RECONF2006-49 106・394
  
  ページ: 13-18
- NAID
  110005716982
- データソース
  KAKENHI-PROJECT-18300016
[雑誌論文] ディジットシリアル浮動小数点演算器の研究開発2006
- 著者名/発表者名
  鈴木圭介, 市川直樹, 伴大雅, 弘中哲夫
- 雑誌名
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  ページ: 241-244
- データソース
  KAKENHI-PROJECT-18300016
[雑誌論文] Superscalar Processor with Multi-Bank Register File2005
- 著者名/発表者名
  Tetsuo Hironaka
- 雑誌名
  
  Proc.of the Innovative Architecture on Future Generation High-Performance Processors and Systems
  
  ページ: 3-12
- データソース
  KAKENHI-PROJECT-15700068
[学会発表] A Study of a Parallel Architecture for Accelerating Batch-Learning Self-Organizing Map by using Dedicated Hardware2019
- 著者名/発表者名
  Ryota Miyauchi, Akira Kojima, Hideyuki Kawabata, and Tetsuo Hironaka
- 学会等名
  34th International Technical Conference on Circuits / Systems, Computers and Communications (ITC-CSCC 2019)
- 国際共著/国際学会である
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] コスト関数にニューラルネットワークを導入した論理素子配置アルゴリズムの検討2019
- 著者名/発表者名
  鎌田時生，窪田昌史，谷川一哉，弘中哲夫
- 学会等名
  電子情報通信学会リコンフィギャラブルシステム研究会
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] Study of logic element placement algorithm which introduced neural network to cost function2019
- 著者名/発表者名
  Tokio Kamada, Atsushi Kubota, Tetsuo Hironaka
- 学会等名
  The International Conference for High Performance Computing, Networking, Storage and Analysis
- 国際共著/国際学会である
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] Reconfigurable Device MPLD and The CAD tool2017
- 著者名/発表者名
  Yuji Yamashita, Atsushi Kubota, Kazuya Tanigawa and Tetsuo Hironaka
- 学会等名
  The International Conference for High Performance Computing, Networking, Storage and Analysis
- 国際共著/国際学会である
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] 細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法における迷路法を用いたコスト算出方法2017
- 著者名/発表者名
  荒瀬郁実，窪田昌史，谷川一哉，弘中哲夫
- 学会等名
  電子情報通信学会李コンフィギャラブルシステム研究会
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] 再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて2017
- 著者名/発表者名
  谷川一哉 , 弘中哲夫
- 学会等名
  DAシンポジウム2017
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] 細粒度再構成可能デバイスの配置配線問題におけるニューラルネットワークを用いた配置配線手法2016
- 著者名/発表者名
  田中智大, 谷川一哉, 弘中哲夫, 石黒隆
- 学会等名
  LSIとシステムのワークショップ2016
- 発表場所
  東京大学
- 年月日
  2016-05-16
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] 細粒度再構成可能デバイスMPLDのSOMベース配置手法へのリスト型データ構造導入による高速化の検討2016
- 著者名/発表者名
  田中智大，谷川一哉，弘中哲夫，石黒隆
- 学会等名
  第18回IEEE広島支部学生シンポジウム
- 発表場所
  山口大学
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] 細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法におけるコスト関数改善の検討2016
- 著者名/発表者名
  荒瀬郁実, 田中智大, 谷川一哉，弘中哲夫，窪田昌史，石黒隆
- 学会等名
  第18回IEEE広島支部学生シンポジウム
- 発表場所
  山口大学
- 年月日
  2016-11-19
- データソース
  KAKENHI-PROJECT-16K00081
[学会発表] Comparison of Bit Serial Computation with Bit Parallel Computation for Reconfigurable Processor2010
- 著者名/発表者名
  Kazuya Tanigawa, Ken'ichi Umeda, Tetsuo Hironaka
- 学会等名
  In Proceedings of the 6th International Workshop on Applied Reconfigurable Computing (ARC 2010)
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 再構成型プロセッサDS-HIEにおける遅延ノード挿入による性能向上の評価2009
- 著者名/発表者名
  西永康弘, 梅田賢一, 谷川一哉, 弘中哲夫
- 学会等名
  平成21年度電気・情報関連学会中国支部第60回連合大会
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 高精度浮動小数点演算用リコンフィギャラブルアクセラレータに用いる数学関数の実装手法に関する検討2009
- 著者名/発表者名
  吉岡佑記, 川本智之, 伴大雅, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案2009
- 著者名/発表者名
  西永康弘, 梅田賢一, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器2009
- 著者名/発表者名
  谷川一哉, 伴大雅, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 再構成によるデータ転送オーバーヘッドを削減した再構成型プロセッサDS-HIEの性能評価2009
- 著者名/発表者名
  梅田賢一, 西永康弘, 谷川一哉, 弘中哲夫
- 学会等名
  平成21年度電気・情報関連学会中国支部第60回連合大会
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価2009
- 著者名/発表者名
  梅田賢一, 内田琢郎, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] CG法計算用再構成プロセッサHP-DSFPに用いる演算ユニットの構成検討2009
- 著者名/発表者名
  川本智之, 伴大雅, 吉岡佑記, 谷川一哉, 弘中哲夫
- 学会等名
  平成21年度電気・情報関連学会中国支部第60回連合大会
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] FPGAを用いた共役勾配法の高速化の検討2009
- 著者名/発表者名
  白石雄, 伴大雅, 谷川一哉, 弘中哲夫
- 学会等名
  平成21年度電気・情報関連学会中国支部第60回連合大会
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討2009
- 著者名/発表者名
  梅田賢一, 西永康弘, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] EXPLORING COMPACT DESIGN ON HIGH THROUGHPUT COARSE GRAINED RECONFIGURABLE ARCHITECTURES2008
- 著者名/発表者名
  Kazuya Tanigawa, Tetsuya Zuyama, Takuro Uchida and Tetsuo Hironaka,
- 学会等名
  In Proceedings of the 18th International Conference on Field Programmable Logic and Applications (FPL)
- 発表場所
  Heidelberg Germany
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] 科学技術計算機エンジンに使用するディジットシリアル浮動小数点演算器の開発2008
- 著者名/発表者名
  伴大雅, 白石雄, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Development of Compiler which Supports High-level Programming Language for Dynamic Reconfigurable Architecture DS-HIE2008
- 著者名/発表者名
  Yasuhiro Nishinaga, Takuro Uchida, Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- 学会等名
  Proceedings of the ITC-CSCC 2008
- 発表場所
  Yamaguchi-Pref. Japan
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Evaluation of Compact High-Throughput Reconfigurable Architecture Based on Bit-Serial Computation2008
- 著者名/発表者名
  K. Tanigawa and T. Hironaka
- 学会等名
  International Conference on Field-Programmable Technology
- 発表場所
  Taipei Taiwan
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Development of Heterogenous Multi-core Processor "Hy-DiSC" with Dynamic Reconfigurable Processor2008
- 著者名/発表者名
  Takuro Uchida, Yasuhiro Nishinaga, Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- 学会等名
  Proceedings of the ITC-CSCC 2008
- 発表場所
  Yamaguchi-Pref. Japan
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Evaluation of Compact High-Throughput Reconfigurable Architecture Based on Bit-Serial Computation2008
- 著者名/発表者名
  K. Tanigawa, T. Hironaka
- 学会等名
  International Conference on Field-Programmable Technology
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] ディジットシリアル演算器を導入した動的再構成型アーキテクチャDS-HIE用コンパイラの開発2008
- 著者名/発表者名
  西永康弘, 内田琢郎, 頭山哲也, 谷川一哉, 弘中哲夫
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] EXPLORING COMPACT DESIGN ON HIGH THROUGHPUT COARSE GRAINED RECONFIGURABLE ARCHITECTURES2008
- 著者名/発表者名
  Kazuya Tanigawa, Tetsuya Zuyama, Takuro Uchida, Tetsuo Hironaka
- 学会等名
  In Proceedings of the 18th International Conference on Field Programmable Logic and Applications (FPL)
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Development and Evaluation of Raytracing Acceleration Engine with Bit Serial Arithmetic Units2008
- 著者名/発表者名
  Tomoyuki Kawamoto, Kazuya Tanigawa, Tetsuo Hironaka, Yuhki Yamabe
- 学会等名
  Proceedings of the ITC-CSCC 2008
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Development and Evaluation of Raytracing Acceleration Engine with Bit Serial Arithmetic Units2008
- 著者名/発表者名
  Tomoyuki Kawamoto, Kazuya Tanigawa, Tetsuo Hironaka and Yuhki Yamabe
- 学会等名
  Proceedings of the ITC-CSCC 2008
- 発表場所
  Yamaguchi-Pref. Japan
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] DS-HIEアーキテクチャにおける配線構造の検討2007
- 著者名/発表者名
  頭山哲也, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] ディジットシリアル演算を導入した再構成型アーキテクチャの性能評価2007
- 著者名/発表者名
  内田琢郎, 頭山哲也, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価2007
- 著者名/発表者名
  山辺裕樹, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] ディジット幅変換機能付きメモリとその応用2007
- 著者名/発表者名
  山辺裕樹, 谷川一哉, 弘中哲夫
- 学会等名
  信学技報
- データソース
  KAKENHI-PROJECT-18300016
[学会発表] Development of DS-HIE Architecture2007
- 著者名/発表者名
  Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- 学会等名
  Proceedings of the ITC-CSCC 2007
- データソース
  KAKENHI-PROJECT-18300016

1. 谷川一哉 (80382373)

共同の研究課題数: 2件

共同の研究成果数: 29件
2. 大上沙央理 (80451962)

共同の研究課題数: 1件

共同の研究成果数: 0件
3. 小長谷光 (20251548)

共同の研究課題数: 1件

共同の研究成果数: 0件
4. 大野由夏 (70451961)

共同の研究課題数: 1件

共同の研究成果数: 0件
5. 窪田昌史 (60305787)

共同の研究課題数: 1件

共同の研究成果数: 0件
6. 前田祐佳 (20650542)

共同の研究課題数: 1件

共同の研究成果数: 0件

弘中 哲夫 Hironaka Tetsuo

研究課題

研究成果

共同研究者

無方向性圧電振動センサを利用した気道閉塞検出システムの開発

研究代表者

研究期間 (年度)

研究種目

審査区分

研究機関

深層学習を用いた配置配線手法の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

大規模数値計算向けリコンフィギャラブルプロセッサの研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

分岐ペナルティを低減した高並列スーパスカラ・プロセッサ研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

演算器構成を毎サイクル再構成可能なマイクロプロセッサの研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

大規模マルチプロセッサ向き共有メモリ・アーキテクチャの研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

プロセッサ・アーキテクチャおよびオブジェクト・コード評価用ワークベンチの研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

対話型操作によりオブジェクト・プログラムを最適化する手法の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

[雑誌論文] SA法のコスト関数として配置品質判定ニューラルネットワークを用いた再構成可能デバイスの配置アルゴリズムの提案2020

著者名/発表者名

雑誌名

データソース

[雑誌論文] 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定2018

著者名/発表者名

雑誌名

データソース

[雑誌論文] FPGAの配置配線結果を使用したMPLDの配置配線ツールの検討2018

著者名/発表者名

雑誌名

データソース

[雑誌論文] 細粒度再構成可能デバイスMPLDのIOを考慮したSOMベース配置手法2016

著者名/発表者名

雑誌名

データソース

[雑誌論文] ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価2009

著者名/発表者名

雑誌名

NAID

データソース

[雑誌論文] ディジットシリアル浮動小数点除算器の設計と評価2006

著者名/発表者名

雑誌名

データソース

[雑誌論文] FPGA向けディジットシリアル浮動小数点演算器の研究開発2006

著者名/発表者名

雑誌名

弘中哲夫 Hironaka Tetsuo