浜口清治 Hamaguchi Kiyoharu

… 別表記

濱口清治ハマグチキヨハル

研究者番号	80238055
その他のID
外部サイト
所属 (現在)	2024年度: 京都橘大学, 工学部, 教授
所属 (過去の研究課題情報に基づく) *注記	2022年度: 京都橘大学, 工学部, 教授 2018年度 – 2020年度: 島根大学, 学術研究院理工学系, 教授 2012年度 – 2015年度: 島根大学, 総合理工学研究科(研究院), 教授 2012年度: 島根大学, 総合理工学研究科, 教授 2007年度 – 2011年度: 大阪大学, 大学院・情報科学研究科, 准教授 … もっと見る 2006年度: 大阪大学, 大学院情報科学研究科, 助教授 2006年度: 大阪大学, 情報科学研究科, 助教授 2004年度 – 2005年度: 大阪大学, 大学院・情報科学研究科, 助教授 2002年度: 大阪大学, 大学院・情報科学研究科, 助教授 2001年度: 大阪大学, 大学院・基礎工学研究科, 助教授 1999年度: 大阪大学, 基礎工学研究科, 助教授 1998年度: 大阪大学, 基礎工学研究科, 講師 1996年度: 大阪大学, 基礎工学部, 講師 1995年度: 京都大学, 工学研究科, 講師 1994年度: 京都大学, 工学部, 講師 1992年度 – 1993年度: 京都大学, 工学部, 助手隠す
審査区分/研究分野	研究代表者計算機科学 / 計算機システム・ネットワーク / 小区分60040:計算機システム関連 / 計算機システム研究代表者以外計算機科学 / 情報工学
キーワード	研究代表者第一階述語論理 / カバレッジ駆動検証 / SATソルバ / フォーマル検証 / 形式的設計検証 / 二分決定グラフ / 時相論理 / 機械学習 / シミュレーションベース検証 / 高位ハードウェア検証 … もっと見る / 設計検証 / 設計自動化 / Satisfiability Checking / High-Level Hardware Verification / First-Order Logic / Formal Verification / 第一階術後論理 / 充足可能性判定 / フォーマル検証技術 / ベイジアンネットワーク / カバレッジ駆動型検証 / シミュレーション検証 / アサーションベース検証 / 制約付きランダムパタン生成 / 有界モデル検査 / SAT ソルバ / 設計検証技術 / 高位ハードウェア設計 / モデル検査 / 第1階述語論理 / 協調設計 / 記号シミュレーション / 高位設計検証 / SW協調検証 / HW / 順序機械 / 機能レベル検証 / 機能レベル設計 / 等式論理 / 論理関致処理 / オートマトンの最小化 / 有限状態機械 / 仕様記述 / モデルチェッキング / 形式的検証 / マイクロプロセッサ / 論理設計 … もっと見る研究代表者以外論理関数処理 / 二分決定グラフ / 時相論理 / モデルチェッキング / Binary Decision Diagram / 形式的設計検証 / FPGA / KUE-CHIP2 / KITE / QP-DLX / temporal logic / 論理設計支援 / 順序回路 / binary decision diagram / logic function manipulation / model checking / First-order Predicate logic / Function level design / Formal design verification / 算術演算回路検証 / 機能レベル検証 / 三分決定グラフ / 二分モーメントグラフ / 調理関数処理 / マイクロプロセッサ / 第一階述語論理 / 機能レベル設計 / Model Checking / Formal Specification / Logic Function Manipulation / Formal Verification / Logic Design / Temporal Logic / 形式的論理設計検証 / 論理開数処理 / 仕様記述 / 形式的検証 / 論理設計 / Combinatorial Problem / Content Addressable Memory / Computational Complexity / Prallel Algorithm / Computer Aided Logic Design / Boolean Function Manipulation / Boolean Function / 組合せ問題 / 内容アドレスメモリ / 計算複雑さ / 並列アルゴリズム / 論理関数 / CAD Benchmark / Education-purpose Microprosessor / VLSI Engineering / Computer Engineering Education / VLSI / 集積回路工学教育 / プロトタイプ / CADベンチマ-ク / CADベンチマーク / 教育用マイクロプロセッサ / 集積回路工学 / 計算機工学教育 / computer-aided logic design / state assignment / logic function optimization / sequential circuits / logic design verification / logic synthesis / 状態割当て / 論理関数簡単化 / 論理設計検証 / 論理合成隠す

入出力プロトコルに着目した機械学習によるカバレッジ駆動検証システムに関する研究研究代表者
- 研究代表者
  
  浜口清治
- 研究期間 (年度)
  2022 – 2024
- 研究種目
  
  基盤研究(C)
- 審査区分
  
  小区分60040:計算機システム関連
- 研究機関
  京都橘大学
SATソルバと機械学習手法を融合した自動設計検証に関する研究研究代表者
- 研究代表者
  
  浜口清治
- 研究期間 (年度)
  2018 – 2020
- 研究種目
  
  基盤研究(C)
- 審査区分
  
  小区分60040:計算機システム関連
- 研究機関
  島根大学
機械学習を用いたカバレッジ駆動型ハードウェア検証の効率化に関する研究研究代表者
- 研究代表者
  
  浜口清治
- 研究期間 (年度)
  2013 – 2015
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム
- 研究機関
  島根大学
フォーマル手法およびシミュレーション手法の統合によるハードウェア検証の効率化研究代表者
- 研究代表者
  
  浜口清治
- 研究期間 (年度)
  2010 – 2012
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  島根大学
   大阪大学
高位ハードウェア設計記述に対するモデル検査手法の研究研究代表者
- 研究代表者
  
  浜口清治
- 研究期間 (年度)
  2007 – 2009
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  大阪大学
高位ハードウェア設計記述に対する等価性判定手法の研究研究代表者
- 研究代表者
  
  浜口清治 (濱口清治)
- 研究期間 (年度)
  2004 – 2006
- 研究種目
  
  基盤研究(C)
- 研究分野
  
  計算機システム・ネットワーク
- 研究機関
  大阪大学
動作レベルおよびレジスタ転送レベルのハードウェア記述に対する形式的検証手法の研究研究代表者
- 研究代表者
  
  濱口清治
- 研究期間 (年度)
  2001 – 2002
- 研究種目
  
  若手研究(B)
- 研究分野
  
  計算機科学
- 研究機関
  大阪大学
ハードウェアの機能レベル設計に対する形式的検証手法に関する研究研究代表者
- 研究代表者
  
  濱口清治
- 研究期間 (年度)
  1998 – 1999
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  大阪大学
等式論理による機能レベル設計の形式的検証に関する研究研究代表者
- 研究代表者
  
  濱口清治
- 研究期間 (年度)
  1996
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  大阪大学
規則性を持つ大規模な有限状態機械の形式的設計検証に関する研究研究代表者
- 研究代表者
  
  濱口清治
- 研究期間 (年度)
  1995
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  京都大学
マイクロプロセッサの形式的論理設計検証システムの試作研究
- 研究代表者
  
  矢島脩三
- 研究期間 (年度)
  1995 – 1996
- 研究種目
  
  基盤研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  京都大学
マイクロプロセッサの形式的仕様記述・検証に関する研究研究代表者
- 研究代表者
  
  濱口清治
- 研究期間 (年度)
  1994
- 研究種目
  
  奨励研究(A)
- 研究分野
  
  計算機科学
- 研究機関
  京都大学
論理関数高速処理機構に関する基礎的研究
- 研究代表者
  
  矢島修三 (矢島脩三)
- 研究期間 (年度)
  1993 – 1994
- 研究種目
  
  一般研究(B)
- 研究分野
  
  計算機科学
- 研究機関
  京都大学
時相理論に基づく論理設計の形式的検証システムの試作研究
- 研究代表者
  
  矢島修三 (矢島脩三)
- 研究期間 (年度)
  1993 – 1994
- 研究種目
  
  試験研究(B)
- 研究分野
  
  計算機科学
- 研究機関
  京都大学
計算機工学・集積回路工学教育研究用マイクロプロセッサの開発
- 研究代表者
  
  安浦寛人
- 研究期間 (年度)
  1992 – 1993
- 研究種目
  
  試験研究(B)
- 研究分野
  
  情報工学
- 研究機関
  九州大学
ブール関数処理による順序回路の自動合成・設計検証システムの試作研究
- 研究代表者
  
  矢島脩三
- 研究期間 (年度)
  1991 – 1992
- 研究種目
  
  試験研究(B)
- 研究分野
  
  情報工学
- 研究機関
  京都大学

すべて 2021 2019 2018 2015 2012 2011 2010 2009 2008 2007 2006

すべて雑誌論文学会発表

[雑誌論文] Applying an SMT Solver to Coverage-Driven Design Verification2018
- 著者名/発表者名
  HAMAGUCHI Kiyoharu
- 雑誌名
  
  IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
  
  巻: E101.A 号: 7 ページ: 1053-1056
- DOI
  10.1587/transfun.E101.A.1053
- NAID
  130007386622
- ISSN
  0916-8508, 1745-1337
- 年月日
  2018-07-01
- 言語
  英語
- データソース
  KAKENHI-PROJECT-18K11216
[雑誌論文] Approximate Model Checking using a Subset of First-Order Logic2011
- 著者名/発表者名
  Kiyoharu Hamaguchi, Kazuya Masuda, Toshinobu Kashiwabara
- 雑誌名
  
  IPSJ Transactions on System LSI Design Methodology 5(In printing)
- NAID
  130000418475
- 査読あり
- データソース
  KAKENHI-PROJECT-19500043
[雑誌論文] Approximate Invariant Property Checking Using Term-Height Reduction for a Subset of First-Order Logic2010
- 著者名/発表者名
  Hiroaki Shimizu, Kiyoharu Hamaguchi, Toshinobu Kashiwabara
- 雑誌名
  
  IPSJ Transactions on System LSI Design Methodology 4
  
  ページ: 105-117
- NAID
  110009599081
- 査読あり
- データソース
  KAKENHI-PROJECT-19500043
[雑誌論文] Approximate Model Checking using a Subset of First-Order Logic2010
- 著者名/発表者名
  Kiyoharu Hamaguchi
- 雑誌名
  
  IPSJ Transactions on System LSI Design Methodology
  
  巻: 3 ページ: 268-282
- NAID
  130000418475
- 査読あり
- データソース
  KAKENHI-PROJECT-22500047
[雑誌論文] Satisfiability Checking for Logic with Equality and Uninterpreted Functions under Equivalence Constraints2007
- 著者名/発表者名
  Hiroaki Kozawa, Kiyoharu Hamaguchi, Toshinobu Kashiwabara
- 雑誌名
  
  IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences E90-A
  
  ページ: 2778-2789
- NAID
  110007538024
- 査読あり
- データソース
  KAKENHI-PROJECT-19500043
[雑誌論文] Satisfiability Checking under Equivalence Constraints for a Decidable Subclass of First-Order Logic2006
- 著者名/発表者名
  Hiroaki Kozawa, Kiyoharu Hamaguchi, Toshinobu Kashiwabara
- 雑誌名
  
  Proceedings of the 13th Workshop on Synthesis And System Integration of Mixed Information technologies 13
  
  ページ: 363-368
- データソース
  KAKENHI-PROJECT-16500030
[学会発表] Error Detection Capacity of SAT-based Coverage-driven Design Verification2021
- 著者名/発表者名
  Hiroyuki Nakayama, Kiyoharu Hamaguchi
- 学会等名
  23rd Synthesis and Simulation Meeting and International Interchange
- 国際共著/国際学会である
- データソース
  KAKENHI-PROJECT-18K11216
[学会発表] Parallelizing SAT-based Coverage-Driven Design Verification2019
- 著者名/発表者名
  Kiyoharu Hamaguchi
- 学会等名
  22nd Synthesis and Simulation Meeting and International Interchange
- 国際共著/国際学会である
- データソース
  KAKENHI-PROJECT-18K11216
[学会発表] SATソルバーを援用したカバレッジ駆動設計検証について2015
- 著者名/発表者名
  浜口清治
- 学会等名
  情報処理学会システムとLSIの設計技術研究発表会
- 発表場所
  長崎県勤労福祉会館
- 年月日
  2015-12-01
- データソース
  KAKENHI-PROJECT-25330061
[学会発表] 動作レベル回路設計記述の等価性判定における複数の論理体系を利用した抽象化2012
- 著者名/発表者名
  浜口清治
- 学会等名
  DAシンポジウム2012
- 発表場所
  岐阜県下呂市水明館
- データソース
  KAKENHI-PROJECT-22500047
[学会発表] 石木裕介(発表者),浜口清治,若宮直紀2012
- 著者名/発表者名
  石木裕介(発表者),浜口清治,若宮直紀
- 学会等名
  DA シンポジウム 2012
- 発表場所
  岐阜県下呂市水明館
- 年月日
  2012-08-29
- データソース
  KAKENHI-PROJECT-22500047
[学会発表] SMTソルバーを利用した近似的な非有界モデル検査アルゴリズムにおける複数の論理体系の組み合わせ手法2009
- 著者名/発表者名
  浜口清治
- 学会等名
  組み込みシステムシンポジウム2009
- 発表場所
  国立オリンピック記念青少年総合センター (東京)
- 年月日
  2009-10-22
- データソース
  KAKENHI-PROJECT-19500043
[学会発表] SMTソルバーを利用した近似的な非有界モデル検査アルゴリズムにおける複数の論理体系の組み合わせ手法2009
- 著者名/発表者名
  浜口清治
- 学会等名
  組み込みシステムシンポジウム2009論文集
- データソース
  KAKENHI-PROJECT-19500043
[学会発表] 第一階述語論理のサブクラスに対する近似的モデル検査アルゴリズム2009
- 著者名/発表者名
  増田和也, 浜口清治, 柏原敏伸
- 学会等名
  情報処理学会研究報告
- データソース
  KAKENHI-PROJECT-19500043
[学会発表] Toshinobu Kashiwabara Approximate Invariant Property Checking Using Term-Height Reduction for a Subset of First-Order Logic2008
- 著者名/発表者名
  Hiroaki Shimizu, Kiyoharu Hamaguchi
- 学会等名
  6th International Conference on Automated Technology for Verification and Analysis
- 発表場所
  LNCS
- データソース
  KAKENHI-PROJECT-19500043
[学会発表] 第一階述語論理のサブクラスに対する項の高さ縮減を用いた不変条件の近似的検証アルゴリズム2007
- 著者名/発表者名
  清水博章, 浜口清治, 柏原敏伸
- 学会等名
  情報処理学会研究報告
- データソース
  KAKENHI-PROJECT-19500043

1. 矢島脩三 (20025901)

共同の研究課題数: 4件

共同の研究成果数: 0件
2. 荻野博幸 (40144323)

共同の研究課題数: 4件

共同の研究成果数: 0件
3. 武永康彦 (20236491)

共同の研究課題数: 4件

共同の研究成果数: 0件
4. 平石裕実 (40093299)

共同の研究課題数: 3件

共同の研究成果数: 0件
5. 高木直史 (10171422)

共同の研究課題数: 3件

共同の研究成果数: 0件
6. 安浦寛人 (80135540)

共同の研究課題数: 1件

共同の研究成果数: 0件
7. 村上和彰 (10200263)

共同の研究課題数: 1件

共同の研究成果数: 0件
8. 佐藤政生 (30170781)

共同の研究課題数: 1件

共同の研究成果数: 0件
9. 小野寺秀俊 (80160927)

共同の研究課題数: 1件

共同の研究成果数: 0件
10. 山崎勝弘 (70134260)

共同の研究課題数: 1件

共同の研究成果数: 0件
11. 安岡孝一 (20230211)

共同の研究課題数: 1件

共同の研究成果数: 0件

浜口 清治 Hamaguchi Kiyoharu

濱口 清治 ハマグチ キヨハル

研究課題

研究成果

共同研究者

入出力プロトコルに着目した機械学習によるカバレッジ駆動検証システムに関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

審査区分

研究機関

SATソルバと機械学習手法を融合した自動設計検証に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

審査区分

研究機関

機械学習を用いたカバレッジ駆動型ハードウェア検証の効率化に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

フォーマル手法およびシミュレーション手法の統合によるハードウェア検証の効率化研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

高位ハードウェア設計記述に対するモデル検査手法の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

高位ハードウェア設計記述に対する等価性判定手法の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

動作レベルおよびレジスタ転送レベルのハードウェア記述に対する形式的検証手法の研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

ハードウェアの機能レベル設計に対する形式的検証手法に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

等式論理による機能レベル設計の形式的検証に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

規則性を持つ大規模な有限状態機械の形式的設計検証に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

マイクロプロセッサの形式的論理設計検証システムの試作研究

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

マイクロプロセッサの形式的仕様記述・検証に関する研究研究代表者

研究代表者

研究期間 (年度)

研究種目

研究分野

研究機関

論理関数高速処理機構に関する基礎的研究

研究代表者

研究期間 (年度)

浜口清治 Hamaguchi Kiyoharu

濱口清治ハマグチキヨハル