Hironaka Tetsuo 弘中哲夫

… Alternative Names

弘中哲夫ヒロナカテツオ

HIRONAKA Tetsuo 弘中哲夫

Less

Researcher Number	10253486
Other IDs
External Links
Affiliation (Current)	2025: 広島市立大学, 情報科学研究科, 教授
Affiliation (based on the past Project Information) *help	2025: 広島市立大学, 情報科学研究科, 教授 2016 – 2020: 広島市立大学, 情報科学研究科, 教授 2007 – 2009: Hiroshima City University, 情報科学研究科, 教授 2008: Hiroshima City University, 大学院・情報科学研究科, 教授 2006: 広島市立大学, 情報科学部, 教授 … More 2003 – 2005: 広島市立大学, 情報科学部, 助教授 2000 – 2001: 広島市立大学, 情報科学部, 助教授 1994 – 1996: 広島市立大学, 情報科学部, 助教授 Less
Review Section/Research Field	Principal Investigator 計算機科学 / Computer system/Network / Computer system Except Principal Investigator Basic Section 57060:Surgical dentistry-related
Keywords	Principal Investigator アーキテクチャ / ソフトウェア・パイプライング / ワークベンチ / スケジューリング / 最適化手法 / オブジェクト・コード / 評価手法 / 配置配線手法 / リコンフィギャラブルシステム / 自己組織化マップ … More / 深層学習 / 学習データの自動生成 / コスト関数 / SA法 / 再構成可能デバイス / ニューラルネットワーク / 配置配線 / メモリボトルネック / コンパイラ / デジットシリアル演算器 / 演算器間ネットワーク / 高精度浮動小数点演算器 / 高精度整数演算器 / 計算機アーキテクチャ / 単位面積当たりの性能 / Oピン / I / チップ面積 / 8倍精度浮動小数点演算器 / 大規模数値計算 / ディジットシリアル浮動小数点演算器 / 多倍長浮動小数点演算 / リコンフィギャラブル / 高精度数値計算 / リコンフィギャラブルプロセッサ / トレースドリブンシミュレーション / 高並列スーパスカラプロセッサ / シミュレーション / スーパスカラプロセッサ / 命令フェッチ機構 / 多レベル分岐への対応 / 命令キャッシュ / 分岐ペナルティ低減 / Block Base Trace Cache / 統合型トレースキャッシュ / PARSアーキテクチャ / マイクロプロセッサ / 並列アルゴリズム / プログラミングモデル / 再構成型アーキテクチャ / 高速再構成 / リコンフィギャブル / 分散共有メモリ / 性能評価 / インタリープメモリ / メモリモデル / 相互結合網 / マルチプロセッサ / 共有メモリ / シミュレータ / モデリング … More Except Principal Investigator 静脈内鎮静法 / 上気道閉塞 / 無方向性圧電センサ Less

無方向性圧電振動センサを利用した気道閉塞検出システムの開発
- Principal Investigator
  
  大上沙央理
- Project Period (FY)
  2025 – 2027
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Review Section
  
  Basic Section 57060:Surgical dentistry-related
- Research Institution
  Meikai University
Research on place and route method using deep learningPrincipal Investigator
- Principal Investigator
  
  Hironaka Tetsuo
- Project Period (FY)
  2016 – 2020
- Research Category
  
  Grant-in-Aid for Scientific Research (C)
- Research Field
  
  Computer system
- Research Institution
  Hiroshima City University
Research of the reconfigurable processor for large-scale numerical computationPrincipal Investigator
- Principal Investigator
  
  HIRONAKA Tetsuo
- Project Period (FY)
  2006 – 2009
- Research Category
  
  Grant-in-Aid for Scientific Research (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Hiroshima City University
分岐ペナルティを低減した高並列スーパスカラ・プロセッサPrincipal Investigator
- Principal Investigator
  
  弘中哲夫
- Project Period (FY)
  2003 – 2005
- Research Category
  
  Grant-in-Aid for Young Scientists (B)
- Research Field
  
  Computer system/Network
- Research Institution
  Hiroshima City University
演算器構成を毎サイクル再構成可能なマイクロプロセッサの研究Principal Investigator
- Principal Investigator
  
  弘中哲夫
- Project Period (FY)
  2000 – 2001
- Research Category
  
  Grant-in-Aid for Encouragement of Young Scientists (A)
- Research Field
  
  計算機科学
- Research Institution
  Hiroshima City University
大規模マルチプロセッサ向き共有メモリ・アーキテクチャの研究Principal Investigator
- Principal Investigator
  
  弘中哲夫
- Project Period (FY)
  1996
- Research Category
  
  Grant-in-Aid for Encouragement of Young Scientists (A)
- Research Field
  
  計算機科学
- Research Institution
  Hiroshima City University
プロセッサ・アーキテクチャおよびオブジェクト・コード評価用ワークベンチの研究Principal Investigator
- Principal Investigator
  
  弘中哲夫
- Project Period (FY)
  1995
- Research Category
  
  Grant-in-Aid for Encouragement of Young Scientists (A)
- Research Field
  
  計算機科学
- Research Institution
  Hiroshima City University
対話型操作によりオブジェクト・プログラムを最適化する手法の研究Principal Investigator
- Principal Investigator
  
  弘中哲夫
- Project Period (FY)
  1994
- Research Category
  
  Grant-in-Aid for Encouragement of Young Scientists (A)
- Research Field
  
  計算機科学
- Research Institution
  Hiroshima City University

All 2020 2019 2018 2017 2016 2010 2009 2008 2007 2006 2005

All Journal Article Presentation

[Journal Article] SA法のコスト関数として配置品質判定ニューラルネットワークを用いた再構成可能デバイスの配置アルゴリズムの提案2020
- Author(s)
  夏目優一，鎌田時生，窪田昌史，谷川一哉，弘中哲夫
- Journal Title
  
  信学技報, RECONF2020-13
  
  Volume: 120-36 Pages: 71-76
- Data Source
  KAKENHI-PROJECT-16K00081
[Journal Article] 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定2018
- Author(s)
  藤石秀仁，鎌田時生，弘中哲夫，谷川一哉，窪田昌史
- Journal Title
  
  信学技報
  
  Volume: 118(334) Pages: 71-76
- Data Source
  KAKENHI-PROJECT-16K00081
[Journal Article] FPGAの配置配線結果を使用したMPLDの配置配線ツールの検討2018
- Author(s)
  山下裕司，窪田昌史，谷川一哉，弘中哲夫
- Journal Title
  
  信学技報
  
  Volume: 118(215) Pages: 61-66
- Data Source
  KAKENHI-PROJECT-16K00081
[Journal Article] 細粒度再構成可能デバイスMPLDのIOを考慮したSOMベース配置手法2016
- Author(s)
  田中智大, 谷川一哉, 弘中哲夫, 石黒隆
- Journal Title
  
  信学技報リコンフィギャラブルシステム研究会
  
  Volume: 116 Pages: 29-34
- Acknowledgement Compliant
- Data Source
  KAKENHI-PROJECT-16K00081
[Journal Article] ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価2009
- Author(s)
  谷川一哉, 梅田賢一, 弘中哲夫
- Journal Title
  
  電子情報通信学会論文誌D Vol.J92-DNo.12
  
  Pages: 2089-2104
- NAID
  110007482403
- Peer Reviewed
- Data Source
  KAKENHI-PROJECT-18300016
[Journal Article] ディジットシリアル浮動小数点除算器の設計と評価2006
- Author(s)
  市川直樹, 鈴木圭介, 弘中哲夫, 谷川一哉
- Journal Title
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  Pages: 273-276
- Data Source
  KAKENHI-PROJECT-18300016
[Journal Article] FPGA向けディジットシリアル浮動小数点演算器の研究開発2006
- Author(s)
  伴大雅, 鈴木圭介, 弘中哲夫, 谷川一哉
- Journal Title
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  Pages: 277-280
- Data Source
  KAKENHI-PROJECT-18300016
[Journal Article] デジットシリアル演算を用いた再構成型アーキテクチャの検討2006
- Author(s)
  谷川一哉, 弘中哲夫
- Journal Title
  
  電子情報通信学会技術研究報告RECONF2006-49 106・394
  
  Pages: 13-18
- NAID
  110005716982
- Data Source
  KAKENHI-PROJECT-18300016
[Journal Article] ディジットシリアル浮動小数点演算器の研究開発2006
- Author(s)
  鈴木圭介, 市川直樹, 伴大雅, 弘中哲夫
- Journal Title
  
  第8回 IEEE 広島支部学生シンポジウム論文集
  
  Pages: 241-244
- Data Source
  KAKENHI-PROJECT-18300016
[Journal Article] Superscalar Processor with Multi-Bank Register File2005
- Author(s)
  Tetsuo Hironaka
- Journal Title
  
  Proc.of the Innovative Architecture on Future Generation High-Performance Processors and Systems
  
  Pages: 3-12
- Data Source
  KAKENHI-PROJECT-15700068
[Presentation] A Study of a Parallel Architecture for Accelerating Batch-Learning Self-Organizing Map by using Dedicated Hardware2019
- Author(s)
  Ryota Miyauchi, Akira Kojima, Hideyuki Kawabata, and Tetsuo Hironaka
- Organizer
  34th International Technical Conference on Circuits / Systems, Computers and Communications (ITC-CSCC 2019)
- Int'l Joint Research
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] コスト関数にニューラルネットワークを導入した論理素子配置アルゴリズムの検討2019
- Author(s)
  鎌田時生，窪田昌史，谷川一哉，弘中哲夫
- Organizer
  電子情報通信学会リコンフィギャラブルシステム研究会
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] Study of logic element placement algorithm which introduced neural network to cost function2019
- Author(s)
  Tokio Kamada, Atsushi Kubota, Tetsuo Hironaka
- Organizer
  The International Conference for High Performance Computing, Networking, Storage and Analysis
- Int'l Joint Research
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] Reconfigurable Device MPLD and The CAD tool2017
- Author(s)
  Yuji Yamashita, Atsushi Kubota, Kazuya Tanigawa and Tetsuo Hironaka
- Organizer
  The International Conference for High Performance Computing, Networking, Storage and Analysis
- Int'l Joint Research
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] 細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法における迷路法を用いたコスト算出方法2017
- Author(s)
  荒瀬郁実，窪田昌史，谷川一哉，弘中哲夫
- Organizer
  電子情報通信学会李コンフィギャラブルシステム研究会
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] 再構成可能デバイスMPLD/SePLDにおける設計アルゴリズムについて2017
- Author(s)
  谷川一哉 , 弘中哲夫
- Organizer
  DAシンポジウム2017
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] 細粒度再構成可能デバイスの配置配線問題におけるニューラルネットワークを用いた配置配線手法2016
- Author(s)
  田中智大, 谷川一哉, 弘中哲夫, 石黒隆
- Organizer
  LSIとシステムのワークショップ2016
- Place of Presentation
  東京大学
- Year and Date
  2016-05-16
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] 細粒度再構成可能デバイスMPLDのSOMベース配置手法へのリスト型データ構造導入による高速化の検討2016
- Author(s)
  田中智大，谷川一哉，弘中哲夫，石黒隆
- Organizer
  第18回IEEE広島支部学生シンポジウム
- Place of Presentation
  山口大学
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] 細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法におけるコスト関数改善の検討2016
- Author(s)
  荒瀬郁実, 田中智大, 谷川一哉，弘中哲夫，窪田昌史，石黒隆
- Organizer
  第18回IEEE広島支部学生シンポジウム
- Place of Presentation
  山口大学
- Year and Date
  2016-11-19
- Data Source
  KAKENHI-PROJECT-16K00081
[Presentation] Comparison of Bit Serial Computation with Bit Parallel Computation for Reconfigurable Processor2010
- Author(s)
  Kazuya Tanigawa, Ken'ichi Umeda, Tetsuo Hironaka
- Organizer
  In Proceedings of the 6th International Workshop on Applied Reconfigurable Computing (ARC 2010)
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 再構成型プロセッサDS-HIEにおける遅延ノード挿入による性能向上の評価2009
- Author(s)
  西永康弘, 梅田賢一, 谷川一哉, 弘中哲夫
- Organizer
  平成21年度電気・情報関連学会中国支部第60回連合大会
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 高精度浮動小数点演算用リコンフィギャラブルアクセラレータに用いる数学関数の実装手法に関する検討2009
- Author(s)
  吉岡佑記, 川本智之, 伴大雅, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案2009
- Author(s)
  西永康弘, 梅田賢一, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器2009
- Author(s)
  谷川一哉, 伴大雅, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 再構成によるデータ転送オーバーヘッドを削減した再構成型プロセッサDS-HIEの性能評価2009
- Author(s)
  梅田賢一, 西永康弘, 谷川一哉, 弘中哲夫
- Organizer
  平成21年度電気・情報関連学会中国支部第60回連合大会
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] MePの拡張機能を用いた再構成型プロセッサHy-DiSCの性能評価2009
- Author(s)
  梅田賢一, 内田琢郎, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] CG法計算用再構成プロセッサHP-DSFPに用いる演算ユニットの構成検討2009
- Author(s)
  川本智之, 伴大雅, 吉岡佑記, 谷川一哉, 弘中哲夫
- Organizer
  平成21年度電気・情報関連学会中国支部第60回連合大会
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] FPGAを用いた共役勾配法の高速化の検討2009
- Author(s)
  白石雄, 伴大雅, 谷川一哉, 弘中哲夫
- Organizer
  平成21年度電気・情報関連学会中国支部第60回連合大会
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討2009
- Author(s)
  梅田賢一, 西永康弘, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] EXPLORING COMPACT DESIGN ON HIGH THROUGHPUT COARSE GRAINED RECONFIGURABLE ARCHITECTURES2008
- Author(s)
  Kazuya Tanigawa, Tetsuya Zuyama, Takuro Uchida and Tetsuo Hironaka,
- Organizer
  In Proceedings of the 18th International Conference on Field Programmable Logic and Applications (FPL)
- Place of Presentation
  Heidelberg Germany
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] 科学技術計算機エンジンに使用するディジットシリアル浮動小数点演算器の開発2008
- Author(s)
  伴大雅, 白石雄, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Development of Compiler which Supports High-level Programming Language for Dynamic Reconfigurable Architecture DS-HIE2008
- Author(s)
  Yasuhiro Nishinaga, Takuro Uchida, Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- Organizer
  Proceedings of the ITC-CSCC 2008
- Place of Presentation
  Yamaguchi-Pref. Japan
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Evaluation of Compact High-Throughput Reconfigurable Architecture Based on Bit-Serial Computation2008
- Author(s)
  K. Tanigawa and T. Hironaka
- Organizer
  International Conference on Field-Programmable Technology
- Place of Presentation
  Taipei Taiwan
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Development of Heterogenous Multi-core Processor "Hy-DiSC" with Dynamic Reconfigurable Processor2008
- Author(s)
  Takuro Uchida, Yasuhiro Nishinaga, Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- Organizer
  Proceedings of the ITC-CSCC 2008
- Place of Presentation
  Yamaguchi-Pref. Japan
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Evaluation of Compact High-Throughput Reconfigurable Architecture Based on Bit-Serial Computation2008
- Author(s)
  K. Tanigawa, T. Hironaka
- Organizer
  International Conference on Field-Programmable Technology
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] ディジットシリアル演算器を導入した動的再構成型アーキテクチャDS-HIE用コンパイラの開発2008
- Author(s)
  西永康弘, 内田琢郎, 頭山哲也, 谷川一哉, 弘中哲夫
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] EXPLORING COMPACT DESIGN ON HIGH THROUGHPUT COARSE GRAINED RECONFIGURABLE ARCHITECTURES2008
- Author(s)
  Kazuya Tanigawa, Tetsuya Zuyama, Takuro Uchida, Tetsuo Hironaka
- Organizer
  In Proceedings of the 18th International Conference on Field Programmable Logic and Applications (FPL)
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Development and Evaluation of Raytracing Acceleration Engine with Bit Serial Arithmetic Units2008
- Author(s)
  Tomoyuki Kawamoto, Kazuya Tanigawa, Tetsuo Hironaka, Yuhki Yamabe
- Organizer
  Proceedings of the ITC-CSCC 2008
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Development and Evaluation of Raytracing Acceleration Engine with Bit Serial Arithmetic Units2008
- Author(s)
  Tomoyuki Kawamoto, Kazuya Tanigawa, Tetsuo Hironaka and Yuhki Yamabe
- Organizer
  Proceedings of the ITC-CSCC 2008
- Place of Presentation
  Yamaguchi-Pref. Japan
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] DS-HIEアーキテクチャにおける配線構造の検討2007
- Author(s)
  頭山哲也, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] ディジットシリアル演算を導入した再構成型アーキテクチャの性能評価2007
- Author(s)
  内田琢郎, 頭山哲也, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] ディジットシリアル演算器を用いたFIRフィルタの設計と初期評価2007
- Author(s)
  山辺裕樹, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] ディジット幅変換機能付きメモリとその応用2007
- Author(s)
  山辺裕樹, 谷川一哉, 弘中哲夫
- Organizer
  信学技報
- Data Source
  KAKENHI-PROJECT-18300016
[Presentation] Development of DS-HIE Architecture2007
- Author(s)
  Tetsuya Zuyama, Kazuya Tanigawa, Tetsuo Hironaka
- Organizer
  Proceedings of the ITC-CSCC 2007
- Data Source
  KAKENHI-PROJECT-18300016

1. TANIGAWA Kazuya (80382373)

# of Collaborated Projects: 2 results

# of Collaborated Products: 29 results
2. 大上沙央理 (80451962)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
3. 小長谷光 (20251548)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
4. 大野由夏 (70451961)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
5. 窪田昌史 (60305787)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results
6. 前田祐佳 (20650542)

# of Collaborated Projects: 1 results

# of Collaborated Products: 0 results

Hironaka Tetsuo 弘中 哲夫

弘中 哲夫 ヒロナカ テツオ

HIRONAKA Tetsuo 弘中 哲夫

Research Projects

Research Products

Co-Researchers

無方向性圧電振動センサを利用した気道閉塞検出システムの開発

Principal Investigator

Project Period (FY)

Research Category

Review Section

Research Institution

Research on place and route method using deep learningPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

Research of the reconfigurable processor for large-scale numerical computationPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

分岐ペナルティを低減した高並列スーパスカラ・プロセッサPrincipal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

演算器構成を毎サイクル再構成可能なマイクロプロセッサの研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

大規模マルチプロセッサ向き共有メモリ・アーキテクチャの研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

プロセッサ・アーキテクチャおよびオブジェクト・コード評価用ワークベンチの研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

対話型操作によりオブジェクト・プログラムを最適化する手法の研究Principal Investigator

Principal Investigator

Project Period (FY)

Research Category

Research Field

Research Institution

[Journal Article] SA法のコスト関数として配置品質判定ニューラルネットワークを用いた再構成可能デバイスの配置アルゴリズムの提案2020

Author(s)

Journal Title

Data Source

[Journal Article] 細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定2018

Author(s)

Journal Title

Data Source

[Journal Article] FPGAの配置配線結果を使用したMPLDの配置配線ツールの検討2018

Author(s)

Journal Title

Data Source

[Journal Article] 細粒度再構成可能デバイスMPLDのIOを考慮したSOMベース配置手法2016

Author(s)

Journal Title

Data Source

[Journal Article] ビットシリアル演算を導入した再構成型プロセッサにおける再構成部の性能評価2009

Author(s)

Journal Title

NAID

Data Source

[Journal Article] ディジットシリアル浮動小数点除算器の設計と評価2006

Author(s)

Journal Title

Data Source

[Journal Article] FPGA向けディジットシリアル浮動小数点演算器の研究開発2006

Hironaka Tetsuo 弘中哲夫

弘中哲夫ヒロナカテツオ

HIRONAKA Tetsuo 弘中哲夫