• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

藤原 秀雄  FUJIWARA Hideo

ORCIDORCID連携する *注記
研究者番号 70029346
その他のID
外部サイト
所属 (過去の研究課題情報に基づく) *注記 2008年度 – 2010年度: 奈良先端科学技術大学院大学, 情報科学研究科, 教授
2003年度 – 2006年度: 奈良先端科学技術大学院大学, 情報科学研究科, 教授
1997年度 – 2000年度: 奈良先端科学技術大学院大学, 情報科学研究科, 教授
1994年度 – 1995年度: 奈良先端科学技術大学院大学, 情報科学研究科, 教授
1991年度 – 1992年度: 明治大学, 理工学部, 教授
審査区分/研究分野
研究代表者
計算機科学 / 計算機システム・ネットワーク / 情報工学
キーワード
研究代表者
DESIGN FOR TESTABILITY / テスト容易化設計 / VLSI / テスト生成 / システムオンチップ / スキャン設計 / CORE-BAES DESIGN / CO-OPTIMIZATION / TEST ACCESS MECHANISM / TEST ARCHITECTURE … もっと見る / CONSECUTIVE TRANSPARENCY / CONSECUTIVE TESTABILITY / SYSTEM-ON-CHIP / コアベース設計 / 相互最適化 / テストアクセス機構 / テストアーキテクチャ / 連続透明 / 連続可検査 / CONTROLLER / DATA PATH / REGISTER TRANSFERLEVEL / DATA FLOW GRAPH / VLSITEST / HIGHLEVEL SYNTHESIS / SYNTHESIS FOR TESTABILITY / テスト容易化合物 / コントローラ / データパス / レジスタ転送レベル / データフローグラフ / VLSIテスト / 高位合成 / テスト容易化合成 / performance analysis / fault parallelizm / multi-processor system / parallel processing / test generation / VLSI circuit / 性能解析 / 故障並列法 / マルチプロセッサシステム / 並列処理 / 大規模論理回路 / Fault Detection / Algorithms / Test Generation / Logic Circuits / Neural Networks / ニュ-ラルネットワ-ク / 故障検査 / アルゴリズム / 論理回路 / ニューラルネットワーク / 設計自動化 / 高信頼性ネットワーク / ディペンダブルコンピューティング / 安全性(セキュリティ) / テスト容易性 / ネットワークオンチップ / VLSIのテスト / VLSI設計技術 隠す
  • 研究課題

    (5件)
  • 研究成果

    (82件)
  • 共同研究者

    (5人)
  •  ネットワークオンチップにおけるテスト容易性と安全性に関する基礎研究研究代表者

    • 研究代表者
      藤原 秀雄
    • 研究期間 (年度)
      2008 – 2010
    • 研究種目
      基盤研究(B)
    • 研究分野
      計算機システム・ネットワーク
    • 研究機関
      奈良先端科学技術大学院大学
  •  システムオンチップのテストアーキテクチャとテスト容易化設計に関する基礎研究研究代表者

    • 研究代表者
      藤原 秀雄
    • 研究期間 (年度)
      2003 – 2006
    • 研究種目
      基盤研究(B)
    • 研究分野
      計算機システム・ネットワーク
    • 研究機関
      奈良先端科学技術大学院大学
  •  上流からのVLSIテスト容易化合成に関する基礎研究研究代表者

    • 研究代表者
      藤原 秀雄
    • 研究期間 (年度)
      1997 – 2000
    • 研究種目
      基盤研究(B)
    • 研究分野
      計算機科学
    • 研究機関
      奈良先端科学技術大学院大学
  •  大規模論理回路のテスト生成のための並列処理に関する研究研究代表者

    • 研究代表者
      藤原 秀雄
    • 研究期間 (年度)
      1994 – 1995
    • 研究種目
      一般研究(C)
    • 研究分野
      計算機科学
    • 研究機関
      奈良先端科学技術大学院大学
  •  大規模論理回路のテスト生成のためのニューラルネットワークに関する研究研究代表者

    • 研究代表者
      藤原 秀雄
    • 研究期間 (年度)
      1991 – 1992
    • 研究種目
      一般研究(C)
    • 研究分野
      情報工学
    • 研究機関
      明治大学

すべて 2011 2010 2009 2008 2007 2006 2005 2004 2003 その他

すべて 雑誌論文 学会発表 図書

  • [図書] ディジタルシステムの設計とテスト2004

    • 著者名/発表者名
      藤原 秀雄
    • 総ページ数
      262
    • 出版者
      工学図書(株)
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] F-Scan : A DFT Method for Functional Scan at RTL2011

    • 著者名/発表者名
      Marie Engelene Jimenez Obien, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Inf. and Syst. Vol.E94-D, No.1

      ページ: 104-113

    • NAID

      10027989592

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成2010

    • 著者名/発表者名
      藤原克哉
    • 雑誌名

      電子情報通信学会和文論文誌D-I

      巻: J93-D ページ: 2426-2436

    • NAID

      110007880365

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] A Fault Dependent Test Generation Method for State-Observable FSMs to Increase Defect Coverage under the Test Length Constraint2010

    • 著者名/発表者名
      Ryoichi Inoue, Toshinori Hosokawa, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E93-D, No.1

      ページ: 24-32

    • NAID

      10026812987

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] An Approach for Verification Assertions Reuse in RTL Test Pattern Generation2010

    • 著者名/発表者名
      Maksim Jenihhin, Jaan Raik, Raimund Ubar, Taavi Viilukas, Hideo Fujiwara
    • 雑誌名

      Journal of Shanghai Normal University Vol.39, No.5

      ページ: 441-447

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] RTL DFT Techniques to Enhance Defect Coverage for Functional Test Sequences2010

    • 著者名/発表者名
      Hongxia Fang, Krishnendu Chakrabarty, Hideo Fujiwara
    • 雑誌名

      Journal of Electronic Testing : Theory and Applications Volume 26, Issue 2

      ページ: 151-164

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] Design and Optimization of Transparency-Based TAM for SoC Test2010

    • 著者名/発表者名
      Tomokazu Yoneda, Akiko Shuto, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Inf. and Syst. Vol.E93-D, No.6

      ページ: 1549-1559

    • NAID

      10027987897

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Information and Systems Vol.E93-D, No.7

      ページ: 1857-1865

    • NAID

      10027363954

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] A New Class of Easily Testable Assignment Decision Diagram2010

    • 著者名/発表者名
      Norlina Paraman, Chia Yee Ooi, Ahmad Zuri Sha'ameri, Hideo Fujiwara
    • 雑誌名

      Malayaisan Journal Computer Science Vol.23, No.1

      ページ: 1-17

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成2010

    • 著者名/発表者名
      藤原克哉、藤原秀雄、オビエン・マリー・エンジェリン, 玉本英夫
    • 雑誌名

      電子情報通信学会和文論文誌D-I Vol.J93-D, No.11

      ページ: 2426-2436

    • NAID

      110007880365

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] 部分スルー可検査性に基づく順序回路のテスト生成法2009

    • 著者名/発表者名
      岡伸也, Chia Yee Ooi, 市原英行, 井上智生, 藤原秀雄
    • 雑誌名

      電子情報通信学会和文論文誌D-I Vol.J92-D, No.12

      ページ: 2207-2216

    • NAID

      110007482414

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] A Non-Scan Design-for-Testability for Register-Transfer Level Circuits to Guarantee Linear-Depth Time Expansion Models2008

    • 著者名/発表者名
      Hideo Fujiwara, Hiroyuki Iwata, Tomokazu Yoneda, Chia Yee Ooi
    • 雑誌名

      IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems Vol.27, No.9

      ページ: 1535-1544

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.7

      ページ: 2008-2017

    • NAID

      10026805045

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time2008

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.7

      ページ: 1999-2007

    • NAID

      10026805015

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] Thermal-Aware Test Access Mechanism and Wrapper Design Optimization for System-on-Chips2008

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E91-D, No.10

      ページ: 2440-2448

    • NAID

      10026805953

    • 査読あり
    • データソース
      KAKENHI-PROJECT-20300018
  • [雑誌論文] Reconfigured Scan Forest for Test Application Cost, Test Data Volume and Test Power Reduction2007

    • 著者名/発表者名
      Dong Xiang, Kaiwei Li, Jiaguang Sun, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on Computers Vol.56, No.4

      ページ: 557-562

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Error identification in at-speed scan BIST environment in the presence of circuit and tester speed mismatch2006

    • 著者名/発表者名
      Yoshiyuki Nakamura, Thomas Clouqueur, Kewai K.Saluja, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E89-D, No.3

      ページ: 1165-1172

    • NAID

      110004719394

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Memory Grouping Method for reducing Memory BIST Logic of System-on-Chips2006

    • 著者名/発表者名
      Masahide Miyazaki, Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E89-D, No.4

      ページ: 1490-1497

    • NAID

      110007504501

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Instruction-Based Self-Testing of Delay Faults it Pipelined Processors2006

    • 著者名/発表者名
      Virendra Singh, Michiko Inoue, Kewal K. Saluja, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on Very Large Scale Integration (VLSI) Systems Vol.14, No.11

      ページ: 1203-1215

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] System-on-Chip Test Scheduling with Reconfigurable Core Wrappers2006

    • 著者名/発表者名
      Erik Larsson, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on Very Large Scale Integration (VLSI) Systems Vol.14, No.3

      ページ: 305-309

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Non-Scan Design for Single-Port-Change Delay Fault Testability2006

    • 著者名/発表者名
      Yuki Yoshikawa, Satoshi Ohtake, Michiko Inoue, Hideo Fujiwara
    • 雑誌名

      IPSJ (Information Processing Society of Japan) Journal (Special Issue on Design Methodology of System LSIs) Vol.47, No.6

      ページ: 1619-1628

    • NAID

      130000022321

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A DET Method Based on Partially Strong Testability of RTL Data Paths to Guarantee Complete Fault Efficiency2006

    • 著者名/発表者名
      Hiroyuki Iwata, Tomokazu Yoneda, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI) Vol.J89-D, No.8

      ページ: 1643-1653

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Low Power Deterministic Test Using Scan Chain Disable Technique2006

    • 著者名/発表者名
      Zhiqiang You, Tsuyoshi Iwagaki, Michiko Inoue, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E89-D, No.6

      ページ: 1931-1939

    • NAID

      110007503110

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Effect of BIST Pretest on IC Defect Level2006

    • 著者名/発表者名
      Yoshiyuki Nakamura, Jacob Savir, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E89-D No.10

      ページ: 2626-2636

    • NAID

      110007538467

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Power-Constrained Test Synthesis and Scheduling Algorithms for Non-Scan BIST-able RTL Data Paths2005

    • 著者名/発表者名
      Zhiqiang You, Ken'ichi Yamaguchi, Michiko Inoue, Jacob Savir, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E88-D, No.3

      ページ: 1940-1947

    • NAID

      110003214398

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Improving Test Effectiveness of Scan-Based BIST by Scan Chain Partitioning2005

    • 著者名/発表者名
      Dong Xiang, Ming-jing Chen, Jia-guang Sun, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on CAD Vol.24, No.6

      ページ: 916-927

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Test Generation Method for Path Delay Faults Using Stuck-at Fault Test Generation Algorithms2005

    • 著者名/発表者名
      Kouhei Ohtani, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI) (in Japanese) Vol.J88-D-I, No.6

      ページ: 1057-1064

    • NAID

      110003203379

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Software-Based Self-Test of Processors for Stuck-at Faults and Path Delay Faults2005

    • 著者名/発表者名
      Michiko Inoue, Kazuko Kambe, Virendra Singh, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI), (Invited Paper) (in Japanese) Vol.J88-D-I, No.6

      ページ: 1003-1011

    • NAID

      110003203373

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Defect Level vs. Yield and Fault Coverage in the Presence of an Unreliable BIST2005

    • 著者名/発表者名
      Yoshiyuki Nakamura, Jacob Savir, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E88-D, No.6

      ページ: 1210-1216

    • NAID

      110003214301

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Classification of Sequential Circuits based on tau^k Notation and Its Applications2005

    • 著者名/発表者名
      Chia Yee Ooi, Thomas Clouqueur, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E88-D, No.12

      ページ: 2738-2747

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Delay Fault Testing of Processor Cores in Functional Mode2005

    • 著者名/発表者名
      Virendra Singh, Michiko Inoue, Kewal K. Saluja, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E88-D, No.3

      ページ: 610-618

    • NAID

      110003214225

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Design for consecutive transparency method of RTL circuits2004

    • 著者名/発表者名
      Tomokazu Yoneda, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI) (in Japanese) Vol.J87-D-I, No.12

      ページ: 1110-1118

    • NAID

      110003203297

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] New Non-Scan DFT Techniques to Achieve 100% Fault Efficiency2004

    • 著者名/発表者名
      Debesh Kumar Das, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      Journal of Electronic Testing : Theory and Applications Vol.20, No.3

      ページ: 315-323

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Efficient Test Solutions for Core-based Designs2004

    • 著者名/発表者名
      Erik Larsson, Klas Arvidsson, Hideo Fujiwara, Zebo Peng
    • 雑誌名

      IEEE Trans. on CAD Vol.23, No.5

      ページ: 758-775

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Design Scheme for Delay Testing of Controllers Using StateTransition Information2004

    • 著者名/発表者名
      Tsuyoshi Iwagaki, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences Vol.E87-A, No.12

      ページ: 3200-3207

    • NAID

      110003212858

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Preemptive System-on-Chip Test Scheduling2004

    • 著者名/発表者名
      Erik Larsson, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems. Vol.E87-D, No.3

      ページ: 620-629

    • NAID

      110003213919

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A DFT Selection Method for Reducing Test Application Time of System-on-Chips2004

    • 著者名/発表者名
      Masahide Miyazaki, Toshinori Hosokawa, Hiroshi Date, Michiaki Muraoka, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E87-D, No.3

      ページ: 609-619

    • NAID

      110003213918

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Non-Scan Design for Testability for Synchronous Sequential Circuits Based on Fault-Oriented Conflict Analysis2003

    • 著者名/発表者名
      Dong Xiang, Shan Gu, Hideo Fujiwara
    • 雑誌名

      IEICE Transactions on Information and Systems Vol.E86-D, No.11

      ページ: 2407-2417

    • NAID

      10012452264

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Internally balanced structure with hold and switching functions2003

    • 著者名/発表者名
      Chikateru Jinno, Michiko Inoue, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI) (in Japanese) Vol.J86-D-I, No.9

      ページ: 682-690

    • NAID

      110003171271

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Non-Scan DFT Method at Register-Transfer Level to Achieve 100% Fault Efficiency,2003

    • 著者名/発表者名
      Satoshi Ohtake, Hiroki Wada, Toshimitsu Masuzawa, Hideo Fujiwara
    • 雑誌名

      IPSJ (Information Processing Society of Japan) Journal. Vol.44, No.5

      ページ: 1266-1275

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Design for two-pattern testability of controller-data path circuits2003

    • 著者名/発表者名
      Md.Altaf-Ul-Amin, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Information and Systems Vol.E86-D, No.6

      ページ: 1042-1049

    • NAID

      110004024945

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Test Generation Method for Path Delay Faults in Sequential Circuits with Discontinuous Reconvergence Structure2003

    • 著者名/発表者名
      Tsuyoshi Iwagaki, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      Trans, of IEICE (DI) (in Japanese) Vol.J86-D-I, No.12

      ページ: 872-883

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Hierarchical BIST : Test-Per-Clock BIST Scheme with Low Overhead2003

    • 著者名/発表者名
      Ken-ichi Yamaguchi, Michiko Inoue, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (in Japanese) Vol.J86-D-I, No.7

      ページ: 469-479

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A new class of sequential circuits with combinational test generation complexity for path delay faults2003

    • 著者名/発表者名
      Shunjiro Miwa, Satoshi Ohtake, Hideo Fujiwara
    • 雑誌名

      Trans. of IEICE (DI) (in Japanese) Vol.186-D-I, No.11

      ページ: 809-820

    • NAID

      110003171214

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Non-Scan Design for Testability for Synchronous Sequential Circuits Based on Conflict Resolution2003

    • 著者名/発表者名
      Dong Xiang, Yi Xu, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on Computers Vol.52, No.8

      ページ: 1063-1075

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] A Test Plan Grouping Method to Shorten Test Length for RTL Data Paths under a Test Controller Area Constraint2003

    • 著者名/発表者名
      Toshinori Hosokawa, Hiroshi Date, Masahide Miyazaki, Michiaki Muraoka, Hideo Fujiwara
    • 雑誌名

      IEICE Trans. on Information and Systems Vol.E86-D, No.12

      ページ: 2674-2683

    • NAID

      10012560209

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [雑誌論文] Diagnosing At-speed Scan BIST Circuit : Using a Low Speed and Low Memory Tester

    • 著者名/発表者名
      Yoshiyuki Nakamura, Thomas Clouqueur, Kewal K. Saluja, Hideo Fujiwara
    • 雑誌名

      IEEE Trans. on VLSI Systems (to appear)

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15300018
  • [学会発表] Secure Scan Design Using Shift Register Equivalents against Differential Behavior Attack2011

    • 著者名/発表者名
      Hideo Fujiwara, Katsuya Fujiwara, Hideo Tamamoto
    • 学会等名
      16th Asia and South Pacific Design Automation Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Secure Scan Design Using Shift Register Equivalents against Differential Behavior Attack2011

    • 著者名/発表者名
      Hideo Fujiwara
    • 学会等名
      16th Asia and South Pacific Design Automation Conference
    • 発表場所
      横浜
    • 年月日
      2011-01-28
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Aging Test Strategy and Adaptive Test Scheduling for SoC Failure Prediction2010

    • 著者名/発表者名
      Hyunbean Yi, Tomokazu Yoneda, Michiko Inoue, Yasuo Sato, Seiji Kajihara, Hideo Fujiwara
    • 学会等名
      IEEE International On-Line Testing Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Graph Theoretical Approach for Scan Cell Reordering to Minimize Peak Shift Power2010

    • 著者名/発表者名
      Jaynarayan Tudu, Erik Larsson, Virendra Singh, Hideo Fujiwara
    • 学会等名
      ACM Great Lake Symposium on VLSI
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Delay Fault ATPG for F-Scannable RTL Circuits2010

    • 著者名/発表者名
      Marie Engelene Jimenez Obien, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      IEEE Int.Symp. on Communications and Information Technologies
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Test Pattern Selection to Optimize Delay Test Quality with a Limited Size of Test Set2010

    • 著者名/発表者名
      Michiko Inoue, Akira Taketani, Tomokazu Yoneda, Hiroshi Iwata, Hideo Fujiwara
    • 学会等名
      2010 IEEE European Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] On Minimization of Test Application Time for RAS2010

    • 著者名/発表者名
      Raghavendra Adiga, Arpit Gandhi, Virendra Singh, Kewal K.Saluja, Hideo Fujiwara, Adit D.Singh
    • 学会等名
      23rd Internaional Conference on VLSI Design
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] An Approach for Verification Assertions Reuse in RTL Test Pattern Generation2010

    • 著者名/発表者名
      Maksim Jenihhin, Jaan Raik, Hideo Fujiwara, Raimund Ubar, Taavi Viilukas
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Bipartite Full Scan Design : A DFT Method for Asynchronous Circuits2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Michiko Inoue, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] A Method of Unsensitizable Path Identification using High Level Design Information2010

    • 著者名/発表者名
      Satoshi Ohtake, Naotsugu Ikeda, Michiko Inoue, Hideo Fujiwara
    • 学会等名
      5th International Conference on Design & Technology of Integrated Systems in Nanoscale Era
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Seed Ordering and Selection for High Quality Delay Test2010

    • 著者名/発表者名
      Tomokazu Yoneda, Michiko Inoue, Akira Taketani, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Capture in Turn Scan for Reduction of Test Date Volume, Test Application Time and Test Power2010

    • 著者名/発表者名
      Zhiqiang You, Jiedi Huang, Michiko Inoue, Jishun Kuang, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 19th Asian Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] SREEP-2 : SR-Equivalent Generator for Secure and Testable Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara
    • 学会等名
      11th IEEE workshop on RTL and High Level Testing
    • 発表場所
      上海、中国
    • 年月日
      2010-12-06
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Thermal-Uniformity-Aware X-Filling to Reduce Temperature-Induced Delay Variation for Accurate At-Speed Testing2010

    • 著者名/発表者名
      Tomokazu Yoneda, Michiko Inoue, Yasuo Sato, Hideo Fujiwara
    • 学会等名
      28th IEEE VLSI Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] SREEP : Shift Register Equivalents Enumeration and Synthesis Program for Secure Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara, Hideo Fujiwara, Marie Engelene J.Obien, Hideo Tamamoto
    • 学会等名
      13th IEEE International Symposium on Design and Diagnosis of Electronic Circuits and Systems
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Secure and Testable Scan Design Using Extended de Bruijn Graphs2010

    • 著者名/発表者名
      Hideo Fujiwara
    • 学会等名
      15th Asia and South Pacific Design Automation Conference
    • 発表場所
      Taipei, Taiwan
    • 年月日
      2010-01-19
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Constrained ATPG for Functional RTL Circuits Using F-Scan2010

    • 著者名/発表者名
      Marie Engelene J.Obien, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      2010 IEEE International Test Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] SREEP : Shift Register Equivalents Enumeration and Synthesis Program for Secure Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara
    • 学会等名
      13th IEEE International Symposium on Design and Diagnosis of Electronic Circuits and Systems
    • 発表場所
      Vienna, Austria
    • 年月日
      2010-04-15
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] RedSOCs-3D : Thermal-safe Test Scheduling for 3D-Stacked SoC2010

    • 著者名/発表者名
      Fawnizu Azmadi Hussin, Thomas Edison Chua Yu, Tomokazu Yoneda, Hideo Fujiwara
    • 学会等名
      2010 Asia Pacific Conference on Circuits and Systems
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] A Synthesis Method to Propagate False Path Information from RTL to Gate Level2010

    • 著者名/発表者名
      Satoshi Ohtake, Hiroshi Iwata, Hideo Fujiwara
    • 学会等名
      13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Scan Cells Reordering to Minimize Peak Power during Test Cycle : A Graph Theoretic Approach2010

    • 著者名/発表者名
      Jaynarayan Tudu, Erik Larsson, Virendra Singh, Hideo Fujiwara
    • 学会等名
      2010 IEEE European Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Functional Fault Model for Micro Operation Faults of High Correlation with Stuck-At Faults2010

    • 著者名/発表者名
      Chia Yee Ooi, Hideo Fujiwara
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Enhancing False Path Identification from RTL for Reducing Design and Test Futileness2010

    • 著者名/発表者名
      Hiroshi Iwata, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      The 5th IEEE International Symposium on Electronic Design, Test & Applications
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Secure and Testable Scan Design Using Extended de Bruijn Graphs2010

    • 著者名/発表者名
      Hideo Fujiwara, Marie E.J.Obien
    • 学会等名
      15th Asia and South Pacific Design Automation Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] SREEP-2 : SR-Equivalent Generator for Secure and Testable Scan Design2010

    • 著者名/発表者名
      Katsuya Fujiwara, Hideo Fujiwara, Hideo Tamamoto
    • 学会等名
      11th IEEE Workshop on RTL and High Level Testing
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] RT-Level Design-for-Testability and Expansion of Functional Test Sequences for Enhanced Defect Coverage2010

    • 著者名/発表者名
      Alodeep Sanyal, Krishnendu Chakrabarty, Mahmt Yilmaz, Hideo Fujiwara
    • 学会等名
      2010 IEEE International Test Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Test Generation and DFT Based on Partial Thru Testability2009

    • 著者名/発表者名
      Nobuya Oka, Chia Yee Ooi, Hideyuki Ichihara, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      2009 IEEE European Test Symposium, poster session
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] A Synthesis Method to Alleviate Over-testing of Delay Faults Based on RTL Don't Care Path Identification2009

    • 著者名/発表者名
      Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      IEEE 27th VLSI Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] F-Scan : An Approach to Functional RTL Scan for Assignment Decision Diagrams2009

    • 著者名/発表者名
      Marie Engelene J.Obien, Hideo Fujiwara
    • 学会等名
      Proc.IEEE 8th International Conference on ASIC
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] A Response Compactor for Extended Compatibility Scan Tree Construction2009

    • 著者名/発表者名
      Zhiqiang You, Jiedi Huang, Michiko Inoue, Jishun Kuang, Hideo Fujiwara
    • 学会等名
      Proc. EEE 8th International Conference on ASIC
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Partial Scan Approach for Secret Information Protection2009

    • 著者名/発表者名
      Michiko Inoue, Tomokazu Yoneda, Muneo Hasegawa, Hideo Fujiwara
    • 学会等名
      2009 IEEE European Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Test Infrastructure Design for Core-Based System-on-Chip Under Cycle-Accurate Thermal Constraints2009

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty, Hideo Fujiwara
    • 学会等名
      14th Asia and South Pacific Design Automation Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Fast False Path Identification Based on Functional Unsensitizability Using RTL Information2009

    • 著者名/発表者名
      Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, Hideo Fujiwara
    • 学会等名
      14th Asia and South Pacific Design Automation Conference
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Identifying Non-Robust Untestable RTL Paths in Circuits with Multi-Cycle Paths2008

    • 著者名/発表者名
      Thomas Edison Yu, Tomokazu Yoneda, Satoshi Ohtake, Hideo Fujiwara
    • 学会等名
      Proc. of IEEE the 17th Asian Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • [学会発表] Untestable Fault Identification in Sequential Circuits Using Model-Checking2008

    • 著者名/発表者名
      Jaan Raik, Hideo Fujiwara, Raimund Ubar, Anna Krivenko
    • 学会等名
      Proc. of IEEE the 17th Asian Test Symposium
    • データソース
      KAKENHI-PROJECT-20300018
  • 1.  井上 美智子 (30273840)
    共同の研究課題数: 3件
    共同の研究成果数: 23件
  • 2.  大竹 哲史 (20314528)
    共同の研究課題数: 2件
    共同の研究成果数: 20件
  • 3.  米田 友和 (20359871)
    共同の研究課題数: 2件
    共同の研究成果数: 16件
  • 4.  井上 智生 (40252829)
    共同の研究課題数: 2件
    共同の研究成果数: 0件
  • 5.  増澤 利光 (50199692)
    共同の研究課題数: 1件
    共同の研究成果数: 0件

URL: 

この研究者とORCID iDの連携を行いますか?
※ この処理は、研究者本人だけが実行できます。

Are you sure that you want to link your ORCID iD to your KAKEN Researcher profile?
* This action can be performed only by the researcher himself/herself who is listed on the KAKEN Researcher’s page. Are you sure that this KAKEN Researcher’s page is your page?

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi