• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

苫米地 宣裕  TOMABECHI Nobuhiro

ORCIDORCID連携する *注記
研究者番号 70048180
その他のID
外部サイト
所属 (過去の研究課題情報に基づく) *注記 2003年度 – 2004年度: 八戸工業大学, 工学部, 教授
1996年度 – 2001年度: 八戸工業大学, 工学部, 教授
1989年度 – 1990年度: 八戸工業大学, 工学部, 教授
1986年度: 八戸工大, 工学部, 教授
審査区分/研究分野
研究代表者
制御工学 / 計測・制御工学 / 計算機システム・ネットワーク / 計測・制御工学
研究代表者以外
計測・制御工学
キーワード
研究代表者
構成法 / プロセッサ / 冗長2進数 / 高速 / RSA暗号 / WSI / 超高集積 / VLSI / ディジタル信号処理 / パルス列剰余数演算回路 … もっと見る / 剰余数系 / Gigabit / Pipeline / Table-look-up / Redundant binary number / Design / Processor / RSA cryptosystem / ギガビット / パイプライン / テーブルルックアップ / 冗長2進 / design / residue table / redundant binary number / Dprocessor / high-speed / RSA cryptsystem / 剰余テーブル / control / robot / yield enhancement / neuro-procossor / hierarchical redundancy design / 多次元サブシステム分割法 / 歩留り改善 / 多次元サブシステム分割 / ロボット制御 / 歩留まり改善 / ニューロプロセッサ / 階層冗長構成法 / DESIGN / OROCESSOR / CONTROL / ROBOT / HIGHLY INTEGRATED / REDUNDANCY / 歩留り / 制御 / ロボット / 冗長 / フォールトトレラント / LSI / 高信頼化 / フォ-ルトトレラント / 雑音 / 位相モ-ド多値論理回路 / 超高信頼 / 多相クロック … もっと見る
研究代表者以外
Residue Arithmetic VLSI / Current-Mode CMOS Integrated Circuit / Highly-Parallel Multiply Adder / Signed-Digit Arithmetic Circuit / Multiple-Valued Current-Mode Logic / Symmetric Residue Number System / 双方向電流モ-ドCMOS / 多値演算回路 / 高並列演算 / 剰余数演算回路 / VLSI / 剰余数演算VLSI / 電流モ-ドCMOS集積回路 / 高並列積和演算器 / SignedーDigit数演算回路 / 多値電流モ-ド論理 / 対称剰余数系 隠す
  • 研究課題

    (7件)
  • 研究成果

    (11件)
  • 共同研究者

    (2人)
  •  冗長2進演算に基づくギガビット帯RSA暗号プロセッサの構成法研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      2003 – 2004
    • 研究種目
      基盤研究(C)
    • 研究分野
      計算機システム・ネットワーク
    • 研究機関
      八戸工業大学
  •  冗長2進剰余テーブルに基づく超高速RSA暗号プロセッサの構成法研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      2000 – 2001
    • 研究種目
      基盤研究(C)
    • 研究分野
      制御工学
    • 研究機関
      八戸工業大学
  •  階層冗長構成法による超高集積ロボット制御ニューロプロセッサの構成研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      1998 – 1999
    • 研究種目
      基盤研究(C)
    • 研究分野
      制御工学
    • 研究機関
      八戸工業大学
  •  冗長化手法による超高集積ロボット制御プロセッサの構成法研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      1996 – 1997
    • 研究種目
      基盤研究(C)
    • 研究分野
      計測・制御工学
    • 研究機関
      八戸工業大学
  •  多相クロック化剰余数演算回路に基づく超高信頼ディジタル信号処理システム研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      1990
    • 研究種目
      一般研究(C)
    • 研究分野
      計測・制御工学
    • 研究機関
      八戸工業大学
  •  極限並列性を指向した多値剰余数演算集積回路の試作とその総合的評価に関する研究

    • 研究代表者
      亀山 充隆
    • 研究期間 (年度)
      1989 – 1990
    • 研究種目
      試験研究(B)
    • 研究分野
      計測・制御工学
    • 研究機関
      東北大学
  •  パルス列剰余数演算回路に基づくVLSI向きディジタル信号処理システムの高信頼化研究代表者

    • 研究代表者
      苫米地 宣裕
    • 研究期間 (年度)
      1986
    • 研究種目
      一般研究(C)
    • 研究分野
      計測・制御工学
    • 研究機関
      八戸工業大学

すべて 2005 2004 2003 2002

すべて 雑誌論文

  • [雑誌論文] 剰余テーブルを循環する高速RSA暗号プロセッサのパイプラインアーキテクチャ2005

    • 著者名/発表者名
      苫米地 宣裕
    • 雑誌名

      八戸工業大学紀要 24

      ページ: 117-121

    • NAID

      110003483489

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Pipelined architecture of high-speed RSA encryption processor using redundant binary arithmetic and table-look-up2004

    • 著者名/発表者名
      Nobuhiro Tomabechi
    • 雑誌名

      Proc.of 2004 IEEE International Conference on Electrical and Computer Engineering 3

      ページ: 593-596

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Reconfigurable architecture of the high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers2004

    • 著者名/発表者名
      Nobuhiro Tomabechi
    • 雑誌名

      Proc.of 2004 IEEE International Conference on High Performance Computing 11

      ページ: 1-5

    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Reconfigurable architecture of the high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers2004

    • 著者名/発表者名
      Nobuhiro Tomabechi
    • 雑誌名

      Web Proc.of 2004 IEEE International Conference on High Performance Computing 11

      ページ: 1-5

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Reconfigurable architecture of the high-speed RSA Encryption processor with built-in table for residue calculation of Redundant binary numbers.2004

    • 著者名/発表者名
      N.Tomabechi
    • 雑誌名

      Web Proc.Of 2004 IEEE Int.Conf.On High Performance Computing Vol.11

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] ギガビットネットワークを用いた動画像伝送遅延時間の評価2003

    • 著者名/発表者名
      藤岡与周, 苫米地宣裕
    • 雑誌名

      八戸工業大学異分野融合科学研究所 1

      ページ: 121-128

    • NAID

      120005892101

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Design of a parallel VLSI processor for tele-robot systems based on dynamic reconfiguration of power supply voltages2003

    • 著者名/発表者名
      Y.Fujioka, N.Tomabechi, M.Kameyama
    • 雑誌名

      Proc.of SICE 2003 Annual Conference

      ページ: 2638-2643

    • NAID

      130005440950

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Design of a parallel VLSI Processor for telr-robot systems based on dynamic reconfiguration of Power supply voltages.2003

    • 著者名/発表者名
      Y.Fujioka, N.Tomabechi, M.Kameyama
    • 雑誌名

      Proc.Of SICE 2003 Annual Conf.

      ページ: 2638-2643

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] An evaluation of the delay time for video image transfer via Japan Gigabit Network.2003

    • 著者名/発表者名
      Y.Fujioka, N.Tomabechi
    • 雑誌名

      Bulletin of Research Institute for Interdisciplinary Science Hachnohe Institute of Technology Vol.1

      ページ: 121-128

    • NAID

      120005892101

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Pipelined design of the high-speed RSA encryption Processor with built-in table for residue calculation of redundant Binary numbers.2002

    • 著者名/発表者名
      N.Tomabechi, T.Ito
    • 雑誌名

      Proc.of 2002 IEEE Region 10 Conf.On Computer, Communication, Control and Power Engineering

      ページ: 412-415

    • 説明
      「研究成果報告書概要(欧文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • [雑誌論文] Pipelined design of the high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers2002

    • 著者名/発表者名
      N.Tomabechi, T.Ito
    • 雑誌名

      Proc.of 2002 IEEE Region 10 Conf.on Computer, Communication, Control and Power Engineering

      ページ: 412-415

    • 説明
      「研究成果報告書概要(和文)」より
    • データソース
      KAKENHI-PROJECT-15500050
  • 1.  亀山 充隆 (70124568)
    共同の研究課題数: 1件
    共同の研究成果数: 0件
  • 2.  藤岡 与周 (70275527)
    共同の研究課題数: 1件
    共同の研究成果数: 0件

URL: 

この研究者とORCID iDの連携を行いますか?
※ この処理は、研究者本人だけが実行できます。

Are you sure that you want to link your ORCID iD to your KAKEN Researcher profile?
* This action can be performed only by the researcher himself/herself who is listed on the KAKEN Researcher’s page. Are you sure that this KAKEN Researcher’s page is your page?

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi